「data-path circuit」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a method for detecting tracking short circuit generated in an electric path without performing special data processing such as frequency analysis, even when a load apparatus is in operation.例文帳に追加

負荷機器が稼働中であっても、電路に発生するトラッキング短絡を周波数解析等の特別なデータ処理を行うことなく検出できる方法を提供する。 - 特許庁

A micro-bump pad (a first pad 21) for data input/output is arranged in a connection path between the test pad (second pad 22) used for testing a semiconductor device and an internal circuit 23.例文帳に追加

半導体装置のテストのためのテストパッド（第２パッド２２）と内部回路２３との接続経路に、データ入出力のためのマイクロバンプパッド（第１パッド２１）が配置されている。 - 特許庁

A first circuit group includes a plurality of scan flip-flops (F12 and F14) belonging to a first clock domain, and includes a first data path (102) which measures signal transfer delay.例文帳に追加

第１回路群は、第１のクロックドメインに属する複数のスキャンフリップフロップ（Ｆ１２、Ｆ１４）を備え、信号の伝達遅延を測定する第１データパス（１０２）を含む。 - 特許庁

Flip flops (FF) are disposed on a signal path from the circuit unit to the comparison data processing unit and on a signal path from the master data processing unit to the comparator, and both the first and second clock signals are used for the latch clocks of the flip flops in accordance with input signals thereof.例文帳に追加

回路ユニットから比較用のデータ処理ユニットへの信号経路と、マスタのデータ処理ユニットから比較器への信号経路との夫々にラッチ回路（ＦＦ）を配置し、ラッチ回路のラッチクロックにはその入力信号に応じて第１のクロック信号と第２にクロック信号の双方を用いる。 - 特許庁

The semiconductor integrated circuit for display control 200 further includes a selector circuit 213 which is disposed on a transmission path of output data from the display memory in order to selectively replace the output data from the regular storage region into the output data from the preliminary storage region in accordance with a control signal from the redressing circuit.例文帳に追加

さらに上記表示メモリからの出力データの伝達経路に設けられ、上記正規の記憶領域からの出力データを、上記救済回路からの制御信号に応じて選択的に上記予備の記憶領域からの出力データに置き換えるためのセレクタ回路（２１３）とを含んで表示制御用半導体集積回路（２００）を構成する。 - 特許庁

A level conversion circuit 18 receives a control signal having a voltage level of the array voltage VddT from the control circuit 12, and convert the voltage level to the external power source voltage VddL to output it to the data path 14.例文帳に追加

また、レベル変換回路１８は、制御回路１２からアレイ電圧ＶｄｄＴの電圧レベルをもつ制御信号を受けて、その電圧レベルを外部電源電圧ＶｄｄＬに変換し、データパス１４へ出力する。 - 特許庁

Also, a level conversion circuit l8 receives a control signal having voltage levels of the array voltages VddT from the control circuit 12 and converts these voltage levels to the outside power supply voltages VddL to output them to the data path 14.例文帳に追加

また、レベル変換回路１８は、制御回路１２からアレイ電圧ＶｄｄＴの電圧レベルをもつ制御信号を受けて、その電圧レベルを外部電源電圧ＶｄｄＬに変換し、データパス１４へ出力する。 - 特許庁

A data read-out current Is flows in a current path passing through a selection memory cell formed through a data bus DB, a column selection gate CSG, a bit line BL and a reference voltage wiring SL installed between a data read- out circuit 52a and a read-out reference voltage Vss terminal.例文帳に追加

データ読出電流Ｉｓは、データ読出回路５２ａから読出基準電圧Ｖｓｓの間に、データバスＤＢ、コラム選択ゲートＣＳＧ、ビット線ＢＬ、基準電圧配線ＳＬを介して形成される、選択メモリセルを通過する電流経路を流れる。 - 特許庁

This design data analysis program converts HDL design data into syntax tree data, searches signal propagation paths based thereon, counts the number of signal wires between blocks, detects a register circuit, searches registers operating by a same control signal and searches a data path operating asynchronously.例文帳に追加

ＨＤＬ設計データを構文木データに変換し、それを基に信号伝播経路の探索、ブロック間信号線数の計数、ファンアウト数の計数、レジスタ回路の検出、同一制御信号で動作するレジスタの検索、非同期に動作するデータパスの検索を実行する構成である。 - 特許庁

To provide a read data amplifier optimized for the output data path of integrated circuit memory arrays including a fast, low power and small on-chip area consuming circuit which is advantageously effectuated through the combined application of "current sensing" and "voltage sensing" techniques.例文帳に追加

「電流センス」技術と「電圧センス」技術とを組合せた応用によって実現される、低電力および小さなオンチップ面積しか消費しない高速の回路を含んだ、集積回路メモリアレイの出力データ経路用の最適化された読出データ増幅器を提供する。 - 特許庁

Each pseudorandom number generation circuit comprises an input terminal for N-bit input data Din, an N-bit register, an output terminal for output data Dout from the N-bit register, and a modulation circuit on a feedback path from the output to input of the N-bit register.例文帳に追加

各擬似乱数生成回路は、Ｎビットの入力データＤｉｎの入力端子と、Ｎビットレジスタと、Ｎビットレジスタからの出力データＤｏｕｔの出力端子と、Ｎビットレジスタの出力から入力へのフィードバック経路に設けられる変調回路とを備える。 - 特許庁

By using a data input path independent of a clock in an integrated circuit device incorporating a random access memory array, data written in the array is rippled through to all banks all the way up to a local write circuitry.例文帳に追加

ランダムアクセスメモリアレイを内蔵する集積回路装置にクロックと独立のデータ入力経路を用いることで、アレイに書込まれたデータをすべてのバンクを通ってローカル書込回路にまでリップルさせることが可能となる。 - 特許庁

A movable member 28 intercepts the optical path 29 of the photointerrupter 24, an on signal is outputted from the UV-ray detection SW17 and a WB adjustment circuit adjusts white balance by correcting color temperature data of the image data.例文帳に追加

可動部材２８がフォトインタラプタ２４の光路２９を遮り、紫外線検出ＳＷ１７からオン信号が出力され、ＷＢ調整回路は画像データの色温度データを補正してホワイトバランス調整する。 - 特許庁

After latch circuits 20a to 20c store demodulated data of each path obtained in time division, a synthesis circuit 22 synthesizes them, and selects a maximum value of the data in parallel subjected to the demodulation processing performed by the DMOD 18.例文帳に追加

そして、時分割で得られた各パスの復調データがラッチ回路２０ａ〜２０ｃに記憶された後、合成回路２２で合成され、さらにＤＭＯＤ１８で並列して行った復調処理のうちの最大値を選択する。 - 特許庁

In the FPGA design system to be used for development of the FPGA and the CPLD, a means is provided to display circuit structure of a path in which a specified cell or a net is included while making circuit structure of the design data correspond to circuit structure after arrangement and wiring.例文帳に追加

ＦＰＧＡやＣＰＬＤの開発に使用されるＦＰＧＡ設計システムにおいて、指定されたセルまたはネットが含まれるパスの回路構成を、配置配線後の回路構成に設計データの回路構成を対応させて表示する手段を設ける。 - 特許庁

An EX-OR circuit 2 exclusively ORs audio data with a PN code generated based on a player ID for a voiced period in an encoder 43A so as to scramble the audio data and a DVD audio formatting circuit 8 selects an output signal of a through-path for a non-voice period or a period close thereto.例文帳に追加

エンコード装置４３Ａ側においては、有音区間でオーディオデータがプレーヤーＩＤに基づいて発生されるＰＮ符号とＥＸ−ＯＲ回路２との間で排他的論理和がとられてスクランブルされ、無音区間又は無音に近い区間ではスルーパスの出力信号が選択される。 - 特許庁

This semiconductor integrated circuit 1 incorporates a scan input data used as a test data in a scan path test, and a scan output expected value data of an expected value for a test result, to be stored in two RAMs respectively independently each other.例文帳に追加

スキャンパステスト時にテストデータとして使用されるスキャン入力データと、テスト結果に対する期待値データであるスキャン出力期待値データとを、半導体集積回路１が内蔵する、互いに独立して設けられた２つのＲＡＭにそれぞれ記憶させる。 - 特許庁

Around a MAC circuit within a BITW IPsec add-on circuit, a circuit having functions of an arbiter, header deletion, data path switching, checksum byte retention, checksum pasting, FIFO, Ethernet header retention and Ethernet header pasting is provided so that the checksum function provided for the MAC circuit can be utilized even when the IPsec is enabled.例文帳に追加

ＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路内のＭＡＣ回路周辺にアービタ、ヘッダ削除、データパス切り替え、チェックサムバイト保持、チェックサム貼り付け、ＦＩＦＯ、イーサネットヘッダ保持およびイーサネットヘッダ貼り付け機能を持った回路を設け、ＭＡＣ回路が持つチェックサム機能をＩＰｓｅｃが有効の時にも使用できるようにした。 - 特許庁

The sensor controller includes: a control unit including a programmable logic circuit and a CPU to control the operation of the sensor controller; a unit connector which can be used to connect other sensor controllers; an inter-unit path which constitutes a signal transmission path between the control unit and the unit connector and includes a sensing data transmission path between the programmable logic circuit and the unit connector.例文帳に追加

プログラム可能な論理回路とセンサコントローラの動作を制御するＣＰＵとを有する制御部と、他のセンサコントローラとの接続に用いることのできるユニット間コネクタと、制御部とユニット間コネクタとの間の信号伝送経路であって、プログラム可能な論理回路とユニット間コネクタとの間に設けられたセンシングデータ伝送経路を含むユニット間経路とを備える。 - 特許庁

The sensor controller includes a control part including a programmable logic circuit and a CPU to control the operation of the sensor controller, a unit connector which can be used to connect other sensor controllers and an inter-unit path which is a signal transmission path between the control part and the unit connector and includes a sensing data transmission path between the programmable logic circuit and the unit connector.例文帳に追加

プログラム可能な論理回路とセンサコントローラの動作を制御するＣＰＵとを有する制御部と、他のセンサコントローラとの接続に用いることのできるユニット間コネクタと、制御部とユニット間コネクタとの間の信号伝送経路であって、プログラム可能な論理回路とユニット間コネクタとの間に設けられたセンシングデータ伝送経路を含むユニット間経路とを備える。 - 特許庁

The sensor controller includes a control part including a programmable logic circuit and a CPU to control the operation of the sensor controller, an inter-unit connector which can be used to connect other sensor controllers and an inter-unit path which is a signal transmission path between the control part and the inter-unit connector and includes a sensing data transmission path between the programmable logic circuit and the inter-unit connector.例文帳に追加

プログラム可能な論理回路とセンサコントローラの動作を制御するＣＰＵとを有する制御部と、他のセンサコントローラとの接続に用いることのできるユニット間コネクタと、制御部とユニット間コネクタとの間の信号伝送経路であって、プログラム可能な論理回路とユニット間コネクタとの間に設けられたセンシングデータ伝送経路を含むユニット間経路とを備える。 - 特許庁

The double-precision unit can execute a plurality of different operations including a merged product sum operation using a data path and/or a logic circuit which has at least a double-precision width.例文帳に追加

倍精度の機能ユニットは、融合型積和演算を含む複数の異なる演算を、少なくとも倍精度の幅であるデータ経路及び／又は論理回路を使用して、実行することができる。 - 特許庁

The integrated circuit comprises an external memory, a plurality of parallel connected Vector Processing Engines (VPEs), and an External Memory Unit (EMU) providing a data transfer path between the VPEs and the external memory.例文帳に追加

集積回路は、外部メモリと、複数の並列接続ベクトル処理エンジン（ＶＰＥ）と、ＶＰＥ及び外部メモリの間にデータ転送パスを与える外部メモリ装置（ＥＭＵ）とを備える。 - 特許庁

Modules at each end of the cable provide a virtual path for telephony (voice band) signals between a telephone near the data set and a PBX, through both conductor pairs in a virtual circuit arrangement.例文帳に追加

ケーブル各端部のモジュールは、仮想回線体制内の両方の導体ペアを通じて、データ・セット近くの電話とＰＢＸの間の電話（音声帯）信号のための仮想パスを提供する。 - 特許庁

A module at each end of the cable provides a virtual path for telephone (voice band) signals between a telephone near a data set and a private branch exchange (PBX), through both conductor pairs within the virtual circuit structure.例文帳に追加

ケーブル各端部のモジュールは、仮想回線体制内の両方の導体ペアを通じて、データ・セット近くの電話とＰＢＸの間の電話（音声帯）信号のための仮想パスを提供する。 - 特許庁

A sequential circuit evaluating means 107 inputs output vector and dump data 106 and the intermediate files and evaluates whether or not respective nodes positioned in a signal propagation path have toggle changes.例文帳に追加

また、順序回路評価手段１０７は、出力ベクタ・ダンプデータ１０６と中間ファイルとを入力し、信号伝搬経路に位置する各ノードがトグル変化するか否かを評価する。 - 特許庁

Sound signals produced by decoding music data stored in a music memory 53 by means of a music decoder 52 are supplied to a headphone 51 through a signal path switching/headphone detecting circuit 50.例文帳に追加

音楽用メモリ５３の音楽データが音楽用デコーダ５２でデコードされた音声信号は、信号パス切り替え／ヘッドホン検出回路５０を介してヘッドホン５１に供給される。 - 特許庁

An LVDS receiving circuit operates a differential input receiver based on a data effective signal DV which becomes active when transmission data from the MPU 400 on the path are effective so as to suppress the power consumption of a steady-state current.例文帳に追加

ＬＶＤＳ受信回路は、ＭＰＵ４００から高速シリアル伝送路上の伝送データが有効であるときにアクティブとなるデータ有効信号ＤＶに基づいて、差動入力レシーバを動作させて定常電流の消費を抑える。 - 特許庁

To obtain an output of CMOS level at a high speed by combining the path transistor circuit, which inputs multiple data signals and performs a specific logical process as to those data signals, with a differential amplifier.例文帳に追加

複数のデータ信号を入力して、これら複数のデータ信号について所定の論理処理を行うパストランジスタ回路に関し、差動増幅器と組み合わせることにより、ＣＭＯＳレベルの出力を高速で得ることができるようにする。 - 特許庁

This device is equipped with a circuit for decoding a code and a circuit for expanding compression in the same computing element and supplies data having been decoded to the circuit which expands the compression through an internal path of the computing element to prevent the data having been decoded from being read out of the circuit.例文帳に追加

本発明は，暗号の復号化を行う回路と圧縮の伸長を行う回路とを同一の演算素子内に備え，暗号の復号化が行われた後のデータを前記演算素子の内部バスを通じて圧縮の伸長を行う回路に供給することにより，暗号の復号化が行われた後のデータが回路から読み取られることを防止することを図ったものである。 - 特許庁

It is inspected whether an image processing block 11 as an internal circuit of an image processing means 3 has errors or not by a test pattern generation block 10 provided in the first stage of a data path block of an image signal in the image processing means 3 and a CRC determination processing block 12 provided in the last stage of the data path block.例文帳に追加

映像処理手段３における映像信号のデータパスブロックの最初に備えられたテストパターン発生ブロック１０と、データパスブロックの最終段に備えられたＣＲＣ判定処理ブロック１２とにより、映像処理手段３の内部回路である画像処理ブロック１１の誤りの有無が検査される。 - 特許庁

The insertion circuits 6 and 8 rewrite the identification information added to the path monitoring pattern to unique identification information for specifying the present circuit, when the checked result of the detection circuits 5 and 7 in the preceding stage indicate abnormality and insert the path monitoring pattern to the free time slot of the data.例文帳に追加

挿入回路６，８はその前段の検出回路５，７のチェック結果が異常を示す時にパス監視パターンに付加された識別情報を自回路を特定するユニークな識別情報に書換え、そのパス監視パターンをデータの空きタイムスロットに挿入する。 - 特許庁

To provide a connection path detection device that provides data on the extraction and display of information of interest by detecting whether an electronic circuit diagram includes a particular connection relationship regardless of whether there are any electronic parts in the transmission path.例文帳に追加

電子回路図において、特定の接続関係が含まれているかを、その伝送経路の電子部品の有無に関わらず検出することにより、着目すべき情報を抽出、表示するための材料を提供する接続パス検出装置を提供する。 - 特許庁

A plurality of processing units 10 which can be serially connected through a transmission path 9 are respectively provided with a circuit for transmitting data 33 to be processed in a matrix 11 being a reconfigurable circuit region with another processing unit connected through the transmission path 9 and a circuit for transmitting a message 51 to the specific processing unit by wormhole routing.例文帳に追加

伝送経路９により複数を直列に接続可能なプロセッシングユニット１０において、伝送経路９により接続された他のプロセッシングユニットとの間で、再構成可能な回路領域であるマトリクス１１に処理されるデータ３３を伝達する回路と、特定のプロセッシングユニットに対するメッセージ５１をワームホールルーティングにより伝達する回路とを含むプロセッシングユニット１０を提供する。 - 特許庁

The program RAM is characterized by being provided with selecting circuits 32-1 and 32-3 for outputting read data to a bus bus not through a decoder 33, but directly and an address control circuit 34-2 for data by adding a path making it possible to write data through a bus even in normal operation.例文帳に追加

プログラムＲＡＭに、通常動作時にもバスｂｕｓ経由のデータを書き込めるようなパスを増設し、読み出しデータをデコーダ３３を通さず直接バスに出力するための選択回路３２−１，３２−３と、データ用のアドレス制御回路３４−２を設けたことを特徴とする。 - 特許庁

Storage information of the column redundant information storage circuit is transferred to a redundant information locking circuit to be arranged in spare column decoder bands 2W and 2E adjacent to a data path, is decoded in the spare decoders bands at the time of accessing the column, and a page is selected.例文帳に追加

このコラム冗長情報格納回路の格納情報は、データパスに隣接するスペアコラムデコーダ帯（２Ｗ，２Ｅ）に配置される冗長情報保持回路へ転送し、コラムアクセス時にスペアデコーダ帯においてデコードしてページ選択を行なう。 - 特許庁

To provide a design circuit for supplying the traffic amount of data flowing in from an entrance node and the traffic amount of the data flowing out from an exit node and obtaining a path for service by which communication is arbitrarily possible within the range and a required link capacity.例文帳に追加

入口ノードから流入するデータのトラフィック量及び出口ノードから流出するデータのトラフィック量を与え、その範囲内で任意に通信可能なサービスのためのパス、必要なリンク容量を求めることが可能な設計回路を提供する。 - 特許庁

This memory data holding system includes a semiconductor switch for disconnecting a power supply path from a secondary battery to a holding power source circuit for holding storage data to a volatile memory even when a main power source is OFF and a holding power source disconnection switch for artificially turning off the semiconductor switch.例文帳に追加

揮発性メモリへの格納データを主電源OFF時にも保持する保持電源回路への２次電池からの電力供給経路を切断する半導体スイッチと、該半導体スイッチを人為的にOFFするための保持電源切断スイッチを設けた。 - 特許庁

A carrier 204 holding a circuit substrate 116 and one or more data storage devices 104 in a multiple disk array 201 comprises a partition 212 having a channel surface restricting a pipe type closed path 402.例文帳に追加

多ディスクアレー２０１内で回路基板１１６と一つ以上のデータ記憶装置１０４とを支持するキャリア２０４は、管状の閉じた通路４０２を限定するチャネル表面をそなえた仕切り２１２を含む。 - 特許庁

To provide a data processor suitable for reducing a circuit scale and improving critical path to reduce operation load in performing multiplication and accumulation by a block floating system.例文帳に追加

ブロックフローティング方式により乗累算を行う場合において、回路規模を縮小するとともに、クリティカルパスを改善して演算負荷を低減するのに好適なデータ演算処理装置を提供する。 - 特許庁

To provide a decoding apparatus with a reduced circuit scale using a low density parity check code suitable for correcting an error caused in a transmission path for high speed transmission of data and to provide a decoding method.例文帳に追加

データの高速伝送を行う伝送路において生じるエラーの訂正を行うのに好適な、回路規模が縮小された、低密度パリティ検査符号の復号装置および復号方法を提供する。 - 特許庁

To analyze a transmission path under simple arithmetic operations and set itself to a proper reception state on the basis of a result of the analysis without the need for a large scale digital arithmetic circuit and a huge amount of data communication or the like.例文帳に追加

大規模なディジタル演算回路や大量なデータ通信等を必要とすることなく、簡易な演算のもとで伝送路を解析し、この解析結果をもとに適正な受信状態に設定する。 - 特許庁

A photoelectric converter 20 converts a test signal light propagated by an optical fiber transmission path 12 into an electric signal, in which the output thereof is inputted to a data discrimination circuit 24 through a low-pass filter (LPF) 22.例文帳に追加

光電変換器２０は、光ファイバ伝送路１２を伝搬したテスト信号光を電気信号に変換し、その出力は、ローパスフィルタ（ＬＰＦ）２２を介してデータ識別回路２４に入力する。 - 特許庁

To provide a data transmission circuit capable of preventing it from being impossible to form an image in a color faithful to an original on recording paper by transmission/reception of a signal via a transmission path which is not normal.例文帳に追加

正常ではない伝送路を介して信号が送受信されることによって、原稿に忠実な色の画像を記録紙に形成できなくなるのを未然に防止できるデータ伝送回路を提供する。 - 特許庁

An EX-OR circuit 2 exclusively ORs audio data with a PN code generated on the basis of a memory device ID for a voiced period in an encoder 43A so as to scrambled the audio data, and a DVD audio formatting circuit 8 selects an output signal of a through-path for a non-voice period or a period close thereto.例文帳に追加

エンコード装置４３Ａ側においては、有音区間でオーディオデータが乱数発生器９から出力されたスクランブルキーに基づいて発生されるＰＮ符号と、ＥＸ−ＯＲ回路２との間で排他的論理和がとられてスクランブルされ、無音区間又は無音に近い区間ではスルーパスの出力信号が選択される。 - 特許庁