「data-path circuit」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

For example, in a DDR-SDRAM memory chip, a highly accurate output clock signal is required for sending stored data to a data path at an appropriate point of time, such an output clock signal is generated by a symmetric circuit 1.例文帳に追加

たとえばＤＤＲ−ＳＤＲＡＭメモリチップでは、記憶されているデータを適正な時点でデータ路に送るために高精度の出力クロック信号が必要とされ、本発明によればそのような出力クロック信号は対称的な回路１により生成される。 - 特許庁

An EX-OR circuit 13 of a descrambler side exclusively ORs the audio data scrambled for a voice period with the PN code to descramble the audio data, and an output signal of the through-path for a non-voice period or a period close thereto is selected.例文帳に追加

デスクランブル装置側においては、有音区間でスクランブルされたオーディオデータがＥＸ−ＯＲ回路１３によりＰＮ符号との間で排他的論理和がとられてデスクランブルされ、無音区間又は無音に近い区間ではスルーパスの出力信号が選択される。 - 特許庁

In a circuit 12, a memory 6 is connected to a bus 8 to be accessed from a bidirectional bus 8, an MEPG decoder 4 is connected to the bus 8 to read encoding and decoding data of the memory and an encoded data output part is arranged, which is connected to the bus along a first path 16, by which reading is performed from the memory data of a first picture.例文帳に追加

回路１２のメモリ６は、両方向バス８からアクセスされるように、またＭＰＥＧデコーダ４は、メモリの符号化及び復号化データを読み出すようにバス８に接続され、第１の画像のメモリデータから読み出すことができる第１のパス１６に沿ってバスに接続された符号化されたデータの出力部を有する。 - 特許庁

To provide a sequential circuit which can be operated faster than a maximum operating frequency determined by a maximum delay data path and can improve performance as a result, and an acceleration method thereof.例文帳に追加

最大遅延データパスによって決定される最大動作周波数よりも高速に動作させることを可能とし、結果としてパフォーマンスを向上させることができる順序回路及びその高速化方法を提供する。 - 特許庁

Next, this electrical signal is discriminated into the transmission data and the diagnosis signal by a discriminator 9, and a diagnosis circuit 11 diagnoses according to the diagnosis signal whether an obstacle generates in the optical transmission path 4.例文帳に追加

次いで、この電気信号は分別器９にて送信データと診断信号とに分別され、診断回路１１では、診断信号に基づいて、光伝送路４に障害が発生しているかどうかを診断する。 - 特許庁

Therefore, holding data of the register is sent to the tester through a stored result output circuit 58, based on this, output timing of a driver waveform can be adjusted highly accurately by the tester for every transmission path.例文帳に追加

したがって、レジスタの保持データを格納結果出力回路５８を介してテスタに送り、これに基づいてドライバ波形の出力タイミングを伝送線路ごとにテスタによって高精度に調整することが可能となる。 - 特許庁

The control circuit in the step S8 reads a value stored in a left end of the trace cache and accesses an address of a path memory corresponding to the value to provide an output of a value stored therein as decoded data.例文帳に追加

ステップＳ８において、制御回路は、トレースキャッシュの左端に記憶されている値を読み取り、その値に対応するパスメモリのアドレスにアクセスして、そこに記憶されている値を復号データとして出力する。 - 特許庁

During a shift mode of a scanning test, selectors SEL1-SEL3 select the path of inputting an input signal for a test pattern of a macro cell 23 from data input terminals 41-43 and supplying it to the macro cell 23, and test signals for scan path inputted from scan input terminals 44 are supplied to registers FF1-FF6 for scan path arranged in a user logic circuit.例文帳に追加

スキャンテストのシフトモード時において、セレクタＳＥＬ１〜ＳＥＬ３は、データ入力端子４１〜４３からマクロセル２３のテストパターン用の入力信号を入力してマクロセル２３に供給するパスを選択すると共に、スキャン入力端子４４から入力されるスキャンパス用のテスト信号がユーザ論理回路中に配されるスキャンパス用レジスタＦＦ１〜ＦＦ６へ供給される。 - 特許庁

This capacitive coupling-type signal transmission/reception circuit transmits display data through the non-contact transmission path comprising a display panel board 200 having a display part 10, a transmission board 100 supplying the display data to the display panel board 200, and the capacitance formed between the transmission board 100 and the display panel board 200.例文帳に追加

表示部１０を有する表示パネル基板２００と、表示パネル基板２００に表示データを供給する送信基板１００と、送信基板１００と表示パネル基板２００の間に形成される静電容量からなる非接触伝送路を介して表示データを伝送する。 - 特許庁

The semiconductor integrated circuit for performing an input/output test of data is provided with a sense amplifier detecting a level of input data and a sense amplifier controller for blocking a signal path between the sense amplifier and a memory cell when a test mode signal is activated.例文帳に追加

本発明は、データの入出力テストを行うするための半導体集積回路において、入力されたデータのレベルを検出するセンスアンプと、およびテストモード信号が活性化されたとき、前記センスアンプからメモリセルに達する信号経路を遮断するセンスアンプコントローラを備える。 - 特許庁

An EX-OR circuit 2 exclusively OR audio data with a PN code generated on the basis of a memory device ID for a voiced period in an encoder 43A so as to scramble the audio data and an output signal of a through-path is selected for a non-voice period or a period close thereto.例文帳に追加

エンコード装置４３Ａ側においては、有音区間でオーディオデータがメモリディバイスＩＤに基づいて発生されるＰＮ符号とＥＸ−ＯＲ回路２との間で排他的論理和がとられてスクランブルされ、無音区間又は無音に近い区間ではスルーパスの出力信号が選択される。 - 特許庁

To attain an optimum signal generating time by avoiding defect caused by a propagation time in a circuit generating a local output clock signal for controlling a point of time at which data is sent out from a sending out delay mechanism in an output side of a memory field to a data path.例文帳に追加

メモリセルフィールド出力側における送出遅延機構からデータ路へデータを送出する時点を制御するために局所的な出力クロック信号を生成する回路において、伝播時間に起因する欠点を回避し、最適な信号生成時間を達成できるようにする。 - 特許庁

In an RTL (Register Transfer Level) logic circuit of a debug function part of an LSI, a dummy module 31 defined as a false path is inserted to designate the false path which does not require to adjust data delay time among paths between an FF (flip-flop) and an external output terminal 30 and between FFs having the same clock source.例文帳に追加

ＬＳＩのデバッグ機能部分のＲＴＬ論理回路において、ＦＦから外部出力端子３０とのパスや同一クロックソースを持つＦＦ間のパスのうち、データ遅延時間の調整が必要のないパスについて、フォルスパスを指定するために、フォルスパスであることを明示するダミーモジュール３１を挿入する。 - 特許庁

A communication prevention circuit 31 disabling illegal communication of data with high security is provided between the MPU 16 of the 2nd control section 12 and an external communication interface 23 to open and interrupt the communication path.例文帳に追加

第２の制御部１２のＭＰＵ１６と外部通信インタフェース２３との間には、機密性の高いデータに関する不正な通信を不可能にする通信防止回路３１が設けられ、通信経路が開放されて遮断されている。 - 特許庁

The receiving circuit enters a termination unit adjustment period using the error detection of the received data as a trigger and updates the resistance values of a receiving side termination unit installed at the termination of the transmission path to an appropriate value within the termination unit adjustment period.例文帳に追加

受信回路は、受信データのエラー検出を契機として終端部調整期間に移行し、前記終端部調整期間内に、前記伝送路の終端に設置された受信側終端部の抵抗値を適正値に更新する。 - 特許庁

To provide a digital data arithmetic unit that enables minimum testing terminals and a test on a peripheral circuit as an external interface with the same normal signal transmission path and timing by a simple structure.例文帳に追加

テスト用に設ける端子を最小限にするとともに、簡単な構成で外部とのインターフェイスを司る周辺回路のテストを通常時と同じ信号伝達経路及びタイミングで行うことができるデジタルデータ演算装置を提供する。 - 特許庁

Each data signal communicated across the path is latched through efficient use of the buffer 30 so that the regions receiving such signals extract the signals respectively at suitable points of evaluation cycles of the areas in a receiving circuit.例文帳に追加

そのバッファが有効に使用されて共通信号経路を横切って通信される各データ信号をラッチし、信号を受け取るクロック領域が受信回路クロック領域の評価サイクルの適切な点でそのような信号の各々を取り出す。 - 特許庁

Then, DCT coefficient data D23 to be supplied from a compression system path or a quantization coefficient data D24 to be supplied from an expansion system path are input into a quantization circuit 24, the table D41 or the table D42 is selected corresponding to this input, and the tables D41 and D42 are multiplied by the corresponding data D23 and D24, respectively.例文帳に追加

そして圧縮系の経路から供給されるＤＣＴ係数データＤ２３又は伸張系の経路から供給される量子化係数データＤ２４を量子化回路２４に入力し、当該入力に応じて量子化ステップサイズテーブルＤ４１又は逆量子化ステップサイズテーブルＤ４２を選択し、当該選択したステップサイズテーブルＤ４１、Ｄ４２と、対応するＤＣＴ係数データＤ２３、量子化係数データＤ２４とを乗算するようにした。 - 特許庁

This operation composition device has: a data path controller generation means 45 for generating a signal propagation guarantee circuit for guaranteeing the signal propagation between the clock areas according to a required circuit area or processing speed when composing the circuit driven by a plurality kinds of clocks each having a different operation frequency or a different phase; and a scheduling means 43 for performing scheduling in consideration of a delay cycle in the signal propagation guarantee circuit.例文帳に追加

動作周波数や位相が異なる複数種類のクロックにより駆動される回路を合成する際に、要求される回路面積や処理速度に応じてクロック領域間の信号伝播を保証するための信号伝播保証回路を生成するデータパス・コントローラ生成手段４５と、その信号伝播保証回路における遅延サイクルを考慮してスケジューリングを行うスケジューリング手段４３とを有している。 - 特許庁

In the transmitter 10 on the transmission side, a data signal 1b and a clock signal 1c, to which oversampling processing is performed, are separated by a switching circuit 12, and a synchronized serial signal 1d(2g) and a clock signal 1e (2h), input from the relay transmission path in the station, are transmitted to a staff circuit 13.例文帳に追加

送信側伝送装置１０では、局設定信号１fが中継局の場合、オーバーサンプリング処理されたデータ信号１b及びクロック信号１cが切替回路１２で切り離され、局内中継伝送路から入力する同期されたシリアル信号１d（２g）及びクロック信号１e（２h）がスタッフ回路１３に送られている。 - 特許庁

A HUB unit 103 for an electric apparatus is connected to a serial interface 303 corresponding to bus power for power supply included in the electric apparatus via a first power path and supplies power to a HUB circuit 301 that mediates data communication.例文帳に追加

電気機器用ＨＵＢユニット１０３は、第１の電力経路で、電気機器が備える電源供給用のバスパワーに対応したシリアルインターフェース３０３に接続され、データ通信を仲介するＨＵＢ回路３０１に電力を供給する。 - 特許庁

Based on the logic synthesized result, a limit condition determining part 27 extracts all the paths in the circuit, calculates delay time, selects the path of delay time exceeding an operating cycle, determines limit conditions for that path from the viewpoint of timing limit, load capacity limit and mapping cell use limit and generates limit condition data 28.例文帳に追加

その論理合成結果に基づいて、制約条件決定部２７において、回路内部の全てのパスを抽出し、遅延時間を算出し、遅延時間が動作周期を越えているパスを選択し、そのパスに対してタイミング制約、負荷容量制約、マッピングセルの使用制限の観点から制約条件を決定し、制約条件データ２８を生成する。 - 特許庁

The scan separation circuit 10 is provided with a selector 11 for selecting anyone out of the two signal lines, in addition to a selector 12 for constituting a scan path and an FF 13 therefor, and a switch controlling data latched by the each FF 13 from a test input terminal 2 via the scan path is used as an input selection signal SL of the selector 11.例文帳に追加

スキャン分離回路１０には、スキャンパスを構成するためのセレクタ１２とＦＦ１３に加えて、２本の信号線の内のいずれか一方を選択するセレクタ１１が設けられ、このセレクタ１１の入力選択信号ＳＬとして、テスト入力端子２からスキャンパスを介してＦＦ１３にラッチされた切替制御用のデータを用いる。 - 特許庁

An image processing circuit 160 generates, when the optical deflection operation of the optical path deflecting element 107 is tuned ON, output image data in accordance with the number of pixels of the display image of a screen 109 and generates, when the optical deflection operation thereof is turned OFF, output pixel data in accordance with the number of effective display pixels of the image display element 106.例文帳に追加

画像処理回路１６０は、光路偏向素子１０７の光路偏向動作がＯＮの場合にはスクリーン１０９の表示画像の画素数に対応して出力画像データを生成し、光路偏向動作がＯＦＦの場合には画像表示素子１０６の有効表示画素数に対応して出力画素データを生成する。 - 特許庁

An EX-OR circuit of a descrambler side exclusively ORs the audio data scrambled for a voice period with the PN code that is generated on the basis of the encrypted scramble key according to the title information to descramble the audio data, and an output signal of the through- path for a non-voice period or a period close thereto is selected.例文帳に追加

デスクランブル装置側ではスクランブルされたオーディオデータがタイトル情報に基づいて復暗号化されたスクランブルキーに基づいて発生されるＰＮ符号とＥＸ−ＯＲ回路との間で排他的論理和がとられてデスクランブルされ、無音区間又は無音に近い区間ではスルーパスの出力信号が選択される。 - 特許庁

A flip-flop having a function for shifting normal input data to output and a function for setting a value to be outputted fixedly and outputting the set values cyclically according to a clock is employed in at least a part of a path of logic circuit formed between an external input and an external output and a desired fixed value is outputted to a gate connected with the path thus activating the path.例文帳に追加

通常の入力データを出力にシフトする機能と共に、固定的に出力させたい値を設定でき、且つこの設定値をクロックに従って循環的に出力する機能を持ったフリップフロップを、外部入力から外部出力の間に形成された論理回路によるパスの少なくとも一部に用いることにより、所望の固定値を前記パスに接続されるゲートなどに出力して前記パスの活性化を図る。 - 特許庁

In a parallel-serial conversion circuit, a clock propagation path is formed to sequentially give a reference clock signal or a clock signal which is obtained by frequency-converting the reference clock signal, corresponding to each of operational frequencies from the data converter of a first stage to the data converter of a final stage when operating multistage connected data converters in accordance with timing of the clock signal.例文帳に追加

パラレル−シリアル変換回路では、多段接続したデータ変換部をクロック信号のタイミングに従って動作させる際に、各々の動作周波数に対応した、基準クロック信号または該基準クロック信号を周波数変換したクロック信号が、初段のデータ変換部から最終段のデータ変換部に順次与えられるようにクロック伝搬経路が形成されている。 - 特許庁

Thus, a circuit is formed where a current flows through the path of power line 113→transistor 301→data line 112→transistor 216→transistor 218→organic EL element 230, and a current is supplied to the organic EL element 230 according to a constant voltage Vtest.例文帳に追加

この結果、電源線１１３→トランジスター３０１→データ線１１２→トランジスター２１６→トランジスター２１８→有機ＥＬ素子２３０という経路で電流が流れる回路が形成され、定電圧Ｖｔｅｓｔに応じた電流を有機ＥＬ素子２３０に流すことができる。 - 特許庁

As to each flip-flop in a logic circuit shown by RTL data, a detection unit 110 designates each of a clock terminal and a reset terminal of the flip-flop as a starting point and detects logical blocks for multiple entries until reaching any one of a PLL circuit, other flip-flops and an external terminal by tracing an input path of a signal input to a terminal at the starting point.例文帳に追加

検出部１１０は、ＲＴＬデータが示す論理回路における各ＦＦについて、該ＦＦのクロック端子とリセット端子を夫々起点として、該起点の端子に入力される信号の入力経路を遡って、ＰＬＬ回路と、他のＦＦと、外部端子とのうちのいずれかに辿りつくまで、複数入力の論理ブロックを検出する。 - 特許庁

Boundary cell groups 40 to 43 and 44 to 47 showing cells in an initial stage and a final stage and boundary path groups 53 and 54 connecting cells 71 and 72 of an upper hierarchy macro-block 60 with boundary cell groups 40 to 43 and 44 to 47 are extracted from circuit diagram data corresponding to a hierarchy macro-block 30 (S3).例文帳に追加

階層マクロブロック３０に対する回路図データから、初段、最終段のセルを表す境界セル群４０〜４３、４４〜４７と、上位の階層マクロブロック６０のセル７１、７２及び境界セル群４０〜４３、４４〜４７を接続する境界パス群５３、５４とを抽出する（Ｓ３）。 - 特許庁

In response to designation of a predetermined bit included in the communication data, a control circuit 10 makes the SW 16 switch over to the predetermined voltage input path to change the potential of a part where the predetermined bit of the first signal is located inputted to the RF-LSI 12, to a predetermined value.例文帳に追加

制御回路１０は、通信データに含まれる所定ビットの指定を受けて、ＳＷ１６を所定電圧入力経路に切り替えることで、ＲＦ−ＬＳＩ１２に入力される第１信号の所定ビットが位置する部分の電位を所定の値に変更する。 - 特許庁

The hinge part 27 is reset to original straight state, the movable member 28 retracts from the optical path 29 of the photointerrupter 24, an off signal is outputted from the UV-ray detection SW17 and the WB adjustment circuit adjusts white balance only by the color temperature data.例文帳に追加

ヒンジ部２７が元の真っ直ぐな状態に戻って可動部材２８がフォトインタラプタ２４の光路２９から退避され、紫外線検出ＳＷ１７からオフ信号が出力され、ＷＢ調整回路は色温度データのみによって画像データのオートホワイトバランス調整する。 - 特許庁

Also, it includes an X-decoder 430 selecting a word line and a Y-decoder 440 providing a path for input/output data in the selected memory cell, and the selected memory cell is programmed by using a program voltage corresponding to the applicable program verifying voltage in accordance with the control signal from the cell characteristic inspection circuit 450.例文帳に追加

そして、ワード線を選択するXデコーダ４３０と、選択したメモリセルのデータを入出力するための経路を提供するYデコーダ４４０を有し、セル特性検査回路４５０からの制御信号で選択したメモリセルを該当プログラム検証電圧に対応するプログラム電圧を用いてプログラムする。 - 特許庁

By a delay (a'+b'+c'+d' or e') given to the feedback clock signal by an input buffer 112 and a DLL delay circuit 113 installed in a feedback path, a delay (a+b+c+d or e) given to a data strobe signal DSQ inputted to the memory control LSI 1 is compensated.例文帳に追加

引き戻し経路に配設された入力バッファ１１２およびＤＬＬ遅延回路１１３によって引き戻しクロック信号に与えられる遅延（ａ’＋ｂ’＋ｃ’＋ｄ’またはｅ’）により、メモリ制御ＬＳＩ１に入力されるデータストローブ信号ＤＱＳに与えられる遅延（ａ＋ｂ＋ｃ＋ｄまたはｅ）が補償される。 - 特許庁

A control unit 200 defines an impulse signal outputted from an impulse generating circuit 101 as a signal to be processed, in place of an input digital audio signal from the outside, in a test mode and the data path unit 100 applies only signal processing selected from among the plurality of kinds of signal processing to the signal to be processed in each sampling period.例文帳に追加

制御部２００は、テストモードでは、外部からの入力デジタル音声信号に代えて、インパルス発生回路１０１が出力するインパルス信号を処理対象信号とし、サンプリング周期毎に、データパス部１００により、複数種類の信号処理のうち選択された信号処理のみを処理対象信号に施す。 - 特許庁

A control device 11 sets a discrimination condition when discriminating whether a path is set as a verification target to a plurality of paths prescribed by a plurality of states included in a logic model shown by specification data 24 of the circuit description and state transition between the respective states based on input operation from an input device 12.例文帳に追加

回路記述の仕様データ２４が示す論理モデル内に含まれる複数の状態及び各状態間の状態遷移により規定される複数のパスに対して、該パスが検証対象とされるか否かを判別する際の判別条件を入力装置１２からの入力操作に基づき制御装置１１が設定する。 - 特許庁

In the PLC home network utilizing existing power supply wiring wired inside a building as the communication line of electric signals, the electrical distribution panel 1 for distributing and supplying power to the power supply wiring is provided with a control means (data path control circuit 11) for not passing the electric signals to the power supply wiring without the need for network connection.例文帳に追加

建物の屋内に配線されている既設の電源配線を電気信号の通信線として利用するＰＬＣホームネットワークにおいて電源配線に電源を分配して供給する分電盤１は、ネットワーク接続が不必要な電源配線に対して電気信号を通さない制御手段（データパス制御回路１１）を有している。 - 特許庁

To provide a communication apparatus with a function of forming a virtual communication path in multiple optical communication paths with various wavelengths, the communication apparatus capable of solving the following conventional problem: there is a function of stopping a data output for optical communication paths in no use, however, an operation circuit itself in the optical communication paths is in an operating state, so that electric power for the optical communication paths in no use is consumed wastefully.例文帳に追加

波長の異なる複数の光通信路で仮想的な通信路を構成する機能を有する通信装置において、使用しない光通信路に対してデータ出力を停止する機能を有するが、光通信路の動作回路自体は動作状態となっており、不使用光通信路数分の電力が無駄に消費される。 - 特許庁

This lamp failure detector includes: a data acquisition (DAQ) module 108 sampling voltage signals at different sampling locations along a circuit path formed by serially-connected lamps in one group in the lamp array; and a controller 110 detecting one or more failures in the lamps based on voltage drops of two or more of the lamps.例文帳に追加

ランプ欠陥検出装置は、ランプアレイにおける１グループの直列接続ランプによって形成された回路経路に沿った異なるサンプリング場所で電圧信号をサンプリングするデータ取得（ＤＡＱ）モジュール１０８と、該ランプのうちの少なくとも２つの電圧低下に基いて該ランプのうちの１つ以上の欠陥を検出するコントローラ１１０を有する。 - 特許庁

An IrDA system communication function is added to electronic equipment by such manners that a data transmission path connecting a Main CPU 21 and a level conversion driver 22 formed in the existing electronic equipment is branched, connected to an IrDA transceiver 24 which transmits and receives an infrared signal and connected to a semiconductor integrated circuit 1 having an IrDA system communication control function.例文帳に追加

既存の電子機器内に構成されるＭａｉｎＣＰＵ２１とレベル変換ドライバ２２とを接続するデータ伝送路を分岐して、赤外線信号を送受信するＩｒＤＡトランシーバ２４が接続されるとともにＩｒＤＡ方式の通信制御機能を有する半導体集積回路装置１を接続することによって、該電子機器にＩｒＤＡ方式の通信機能を付加する。 - 特許庁

The reliability information selection circuit 53 receives the reliability information on the basis of the transmission path estimate data from the first reliability information generating unit 50 and the reliability information on the basis of the dispersion of the SP signals from the second reliability information generating unit 51 and selects and outputs either reliability information of the reliability information items in response to the control signal on the basis of the Doppler frequency estimate section 52.例文帳に追加

信頼性情報選択回路５３は、第１の信頼性情報生成ユニットからの伝送路推定データに基づく信頼性情報と、第２の信頼性情報生成ユニット５１からのＳＰ信号の分散に基づく信頼性情報とを受けて、ドップラー周波数推定５２に基づく制御信号に応じていずれか一方の信頼性情報を選択して出力する。 - 特許庁

An output exchange switch SW for sensor selection is provided between a buffer BFO in the final stage connected with one output terminal Mout and each transmission path of the buffers BF-A-BF-C, and one of each sensor is selected under the control of a sensor selection control circuit SSC, and the output data are obtained at the output terminal Mout.例文帳に追加

一つの出力端子Ｍｏｕｔに繋がる最終段のバッファＢＦＯと上記バッファＢＦ−Ａ〜−Ｃの各伝達経路との間に上記センサ選択の出力切換えスイッチＳＷが設けられ、センサ選択制御回路ＳＳＣの制御により各センサのうちの一つを選択し、その出力データが出力端子Ｍｏｕｔで得られるようになっている。 - 特許庁

The controller 3a consists of AND circuits AD1 to AD16, only an AND circuit corresponding to a memory selected by any of chip enable signals CE1 to CD4 performs input-output of a data signal, an address signal or the like, and the other memories reduce parasitic capacitance to be driven in the module 3 and accelerate a memory system by electrically disconnecting a connection path.例文帳に追加

メモリコントローラ３ａは、論理積回路ＡＤ１〜ＡＤ１６から構成され、チップイネーブル信号ＣＥ１〜ＣＥ４のいずれかによって選択されたメモリに対応する論理積回路だけがデータ信号、アドレス信号などの入出力を行い、その他のメモリは接続経路を電気的に切断することにより、メモリモジュール３における駆動すべき寄生容量を大幅に低減し、メモリシステムを高速化する。 - 特許庁

The semiconductor testing apparatus 100 measures the voltage value of the signal that is generated by a signal generating section 110 and transmitted through the transmission path 120 with first and second measuring circuits 130 and 140, and compares the data of voltage values of the respective signals and determines whether it is diverged by a predetermined threshold or more with a calibration content determining circuit 150.例文帳に追加

半導体試験装置１００では、信号発生部１１０により発生させ、伝送経路１２０を通じて伝送された信号の電圧値を第１および第２の測定回路１３０、１４０により伝送経路１２０を通じて伝送された信号の電圧値を測定する処理を行い、校正内容判定回路１５０によりこれらの各信号の電圧値のデータを比較し所定の閾値以上に乖離しているか否かを判定する処理を行う。 - 特許庁

The viterbi decoding device 21 is provided with a two-dimensional viterbi decoding circuit 5 which performs viterbi-decodings by calculating path metric based on transition of a trellis state about a plurality of rows including decoding object rows in a two-dimensional reproduced signal of page data being two-dimensionally modulated.例文帳に追加

ビタビ復号装置２１は、２次元変調されたページデータの２次元再生信号における復号対象行を含む複数行についてのトレリス状態の遷移に基づきパスメトリックを計算することによりビタビ復号する２次元ビタビ復号回路５を備え、２次元ビタビ復号回路５が上記復号対象行を含む複数行についてのトレリス状態の遷移を表すビットパターンと、上記２次元変調のパターンとに基づいて、当該トレリス状態の遷移を除去してビタビ復号する。 - 特許庁