「error correcting code」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A decision circuit 27 compares the count value CO with a prescribed set value K and decides whether data to which the error-correcting processing of the PI is completed are rows of a PO (outer code parity) or not based on the compared result.例文帳に追加

判定回路２７は、カウント値ＣＯと所定の設定値Ｋとを比較し、この比較結果に基づいてＰＩの誤り訂正処理が完了したデータがＰＯ行であるか否かを判定する。 - 特許庁

Since the ECC block is divided to calculate the error correcting code, a frequency of writing/reading to/from the memory can be limited as the whole ECC block, a data quantity to be written/read to from the memory can be reduced.例文帳に追加

ＥＣＣブロックを区分して誤り訂正符号を算出することから、ＥＣＣブロック全体としてメモリに読み書きする回数を制限可能となり、メモリに書き込み、読み出すデータ量を削減できる。 - 特許庁

This error correction method using a BCH code comprises a step for generating a syndrome value based on a BCH code to be decoded, a step for calculating at least a part of the solution of an error position polynomial in which the syndrome value is included like software by referring to a data table, and a step for correcting a BCH code based on the calculated solution.例文帳に追加

ＢＣＨ符号を用いた誤り訂正方法において、復号化すべきＢＣＨ符号に基づきシンドローム値を生成するステップと、シンドローム値が含まれる誤り位置多項式の解を、データテーブルを参照することによって少なくともその一部をソフトウェア的に算出するステップと、算出された解に基づいてＢＣＨ符号を訂正するステップとを備える。 - 特許庁

In the preferred embodiment, a) data, for example, track number is mapped to the code word of error correcting code(ECC), b) code is encoded for further redundancy using a bit vector and c) unprocessed data written to the PES field is restricted and an analog signal characteristic used by the servo system for positioning is equalized.例文帳に追加

好ましい実施態様では、ａ）データ、たとえばトラック番号を誤り訂正符号（ＥＣＣ）の符号語にマッピングし、ｂ）ビット・ベクトルを使用してさらなる冗長性のために記号を符号化し、ｃ）ＰＥＳフィールドに書き込まれた未加工データを制約して、位置決めのためにサーボ系によって使用されるアナログ信号特性を等化する。 - 特許庁

The first error-correcting code(ECC) of an ECC circuit 107 of a controller 102 and the second ECC of on-chip ECC circuits 120-123 of flash memory chips 111-114 are made to be a BCH code (especially RS code) using the same Galois field and further, the generated polynomial of both the ECC has a continuous root.例文帳に追加

コントローラ（１０２）のＥＣＣ回路（１０７）における第１エラー訂正符号とフラッシュメモリチップ（１１１〜１１４）のオンチップＥＣＣ回路（１２０〜１２３）における第２エラー訂正符号とを、同じガロア体を用いたＢＣＨ符号（特にＲＳ符号）とし、さらに両エラー訂正符号の生成多項式は連続した根を持つものとする。 - 特許庁

A code word 11 for angle measurement expressed by slits arranged in the circumferential direction of the disk includes a code word 18 for angle information consisting of (10, 6) abbreviated hamming code having six angle information bits 12 showing angle information and four check bits 14 for detecting and correcting a reading error of the angle information bits.例文帳に追加

ディスクの周方向に沿って配置されたスリットにより表わされる測角用符号語１１は、角度情報を表わす６ビットの角度情報ビット１２、角度情報ビットの読み誤りを検出して訂正する４ビットの検査ビット１４からなる（１０，６）短縮ハミング符号からなる角度情報用符号語１８を含む。 - 特許庁

When a variable length code for one symbol for variable length encoding is located before and after the division in the case of error-correcting encoding, the data sting is relocated so that the leading bit of this spread variable length code can become the head of the next division.例文帳に追加

誤り訂正符号化の際の区切りの前後にまたがって可変長符号化の１シンボル分の可変長符号が配置されている場合に、このまたがった可変長符号の先頭ビットが次の区切りの先頭になるようにデータ列を再配置する。 - 特許庁

To provide an error correcting unit and an error correcting method which can quickly and easily encode an information bit series into an odd parity LDPC code by a simple configuration by applying a variety of high speed coding algorithm developed for even parity LDPC coding.例文帳に追加

この発明は、偶数パリティＬＤＰＣ符号の符号化のために開発された種々の高速符号化アルゴリズムを適用して、情報ビット列の奇数パリティＬＤＰＣ符号への符号化処理を簡易な構成で迅速かつ容易に行なうことができるようにした誤り訂正処理装置及び誤り訂正処理方法を提供することを目的としている。 - 特許庁

The receiver is equipped with a skew adjusting portion carrying out deskew processing of the digital data received on the basis of the sample data, an error correcting portion correcting the code of the digital data of each transmission path on which the deskew processing is performed on the basis of the parity data, and a receiving logic executing predetermined processing to the digital data of each transmission path whose code is corrected.例文帳に追加

受信装置は、サンプルデータに基づいて受信されたデジタルデータのディスキュー処理を行うスキュー調整部と、パリティデータに基づいてディスキュー処理の行われた各伝送路のデジタルデータの符号訂正を行うエラー訂正部と、符号訂正された各伝送路のデジタルデータに所定の処理を実行する受信ロジックとを具備する。 - 特許庁

The semiconductor storage device is mounted with the error detecting and correcting circuit where a cyclic code for correcting the error of a plurality of bits is used and an order to be used as an information bit is selected from an information polynomial, which has the orders corresponding to the maximum number of bits to be corrected in error, so as to reduce the calculation scale of a syndrome polynomial as much as possible.例文帳に追加

エラー検出訂正回路が搭載された半導体記憶装置において、前記エラー検出訂正回路は、複数ビットのエラー訂正が可能な巡回符号を用いたものであって、エラー訂正可能な最大ビット数対応の次数を持つ情報多項式の中から、情報ビットとして利用する次数が、シンドローム多項式の計算規模が可及的に小さくなるように選択されている。 - 特許庁

The error-correcting code decoding device comprises reception data memories 504 and 505 for storing received data, external information memories 502 and 503 corresponding to element codes, and local soft-input soft-output decoding means 500 and 501 capable of locally inputting and outputting the element codes.例文帳に追加

受信データを格納する受信データメモリ504,505と、要素符号に対応する外部情報メモリ502,503と、要素符号の局所的な入出力が可能である局所的な軟入力軟出力復号手段500,501を備えている。 - 特許庁

When performing an operation according to the write instruction, on the basis of data written on the plurality of channels, generation means generates an error-correction code for detecting and correcting errors in the data written on the plurality of channels.例文帳に追加

生成手段は、書込命令による処理を行う際、複数のチャネルで書き込まれるデータに基づいて、複数のチャネルで書き込まれたデータの誤りを検出および訂正するためのエラー訂正符号を生成する。 - 特許庁

To provide an encoding method for providing a code string capable of uniquely correcting an error which does not satisfy d restriction by one-bit shift and detecting also a bit strip by using the regularity of the position of a minimum run length d.例文帳に追加

１ビットシフトによりｄ制約を満たさない誤りを一意に訂正でき、また、最小ランレングスｄの位置の規則性を用いてビットスリップの検出も可能な符号列を得る符号化方法を提供する。 - 特許庁

To provide a storage controller, a data restoration device, and a storage system capable of continuing write-in processing even if a data are damaged and when the data cannot restored even using an error correction code for correcting an error of the data at the time of reading the data in padding processing.例文帳に追加

パディング処理におけるデータ読み込みの際に、データが破損した場合であって、データの誤りを訂正する誤り訂正符号を用いてもデータの復元ができなかった場合であっても、書き込み処理を続行することができるストレージ制御装置、データ復元装置およびストレージシステムを提供する。 - 特許庁

LDX#1 and LDX#0 exchange ECC information (information for checking an ECC) held respectively by them with each other for performing an ECC check, and then, respectively carry out ECC (Error Correcting Code) checking on a part of request data for estimating whether an error is caused in the address line or not.例文帳に追加

ＬＤＸ＃１およびＬＤＸ＃０は、それぞれが所持するＥＣＣ情報（ＥＣＣチェックのための情報）を交換してＥＣＣチェックを行い、リクエストデータの一部についてそれぞれＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）チェックを行って、アドレス線にエラーが発生しているか否か推定する。 - 特許庁

A factor analysis apparatus of a cyclic code in an error correcting code used in a radio wave monitoring system formulates simultaneous equations for data to be analyzed which were input externally, using the relations of "H(x)W(x)=0mod xn-1" between a code polynomial W(x) and an inspection polynomial H(x), and a solution is obtained by solving the simultaneous equations.例文帳に追加

電波監視システムにおいて用いられる誤り訂正符号の中の巡回符号の諸元解析装置が、外部から入力された解析対象のデータに対して、符号多項式Ｗ（ｘ）と検査多項式Ｈ（ｘ）の間にある「Ｈ（ｘ）Ｗ（ｘ）＝０ｍｏｄ ｘｎ−１」という関係を用いて、連立方程式を立て、前記連立方程式解くことにより、解を得る。 - 特許庁

To express a message in term of a log likelihood ratio, regarding an iterative decoding method of the message-passing type for decoding an error correcting code susceptible of representation by a bipartite graph including a plurality of variable nodes and a plurality of control nodes.例文帳に追加

本発明は複数の可変ノードおよび複数の制御ノードを含むバイパータイトグラフにより表現できる誤り訂正符号を復号するメッセージパッシングタイプの反復復号法に関し、前記メッセージを対数可能性比により表す。 - 特許庁

Furthermore, in the boundary part 6 of the rectangular area, an error-correcting code block 12 is arranged on the side of second boundary parts 6c, 6d which are different from the boundary parts 6 (the first boundary parts 6a, 6b), at the arrangement side of the second specific patterns 3, 4.例文帳に追加

更に、矩形領域の境界部６のうち、第２の特定パターン３、４の配置側の境界部６（第１境界部６ａ、６ｂ）とは異なる第２境界部６ｃ、６ｄ側には、誤り訂正コードブロック１２が配置されている。 - 特許庁

Data symbols are created from a coded signal using the error-correcting code, each data symbol is mapped to time and frequency by allocating a plurality of data symbols for each resource block, and A pilot signal is allocated to the resource block.例文帳に追加

誤り訂正符号を用いて符号化した信号からデータシンボルを作成し、リソースブロックごとに、複数個のデータシンボルを割り当ててそれぞれのデータシンボルを時間・周波数にマッピングし、リソースブロックにパイロット信号を割り当てる。 - 特許庁

An LPP output from an ADIP-LPP conversion means is inputted to an encoder LSI in which a circuit for detecting the address information from LPP and an encode processing circuit for generating and modulating an error correcting code, or the like are in corporated.例文帳に追加

ＡＤＩＰ−ＬＰＰ変換手段からのＬＰＰ出力は、ＬＰＰからアドレス情報を検出する回路及び誤り訂正符号の生成、変調等のエンコード処理回路が内蔵されたエンコードＬＳＩに入力される。 - 特許庁

To solve the problem that a sector address is not immediately recovered when several frames of the head of an ECC (error correcting code) block are lost, because the sector address of the conventional ECC block can be detected only by the initial three frames of the sector.例文帳に追加

従来は、ＥＣＣブロックのセクタアドレスはセクタの最初の３フレームのアドレス情報からのみアドレス検出可能であるため、ＥＣＣブロックの先頭の数フレームを消失してしまうと、セクタアドレスが直ぐに復帰できない。 - 特許庁

To provide a data processing circuit for correcting and detecting errors, which suppresses a bus occupying ratio and reduces current consumption, by reducing an error correction processing time including syndrome operation and CRC(cyclic redundancy check code) operation so as to reduce access to buffer RAM.例文帳に追加

従来のデータ処理回路は、エラー訂正終了後にマトリックスデータをバッファＲＡＭ２より読み出し、ＣＲＣ演算を行っているため、エラー訂正時の処理時間が長く、かつ、バッファＲＡＭのバス占有率が高く、消費電流も多い。 - 特許庁

Next, the CPU 6 reproduces the each recorded video signal, and stores a value of a control signal of gain of the VCA 2 corresponding to a video signal having the lowest error rate detected by an inner code correcting circuit 12 in a EEPROM 7.例文帳に追加

次に、ＣＰＵ６は、この記録した各映像信号を再生し、内符号訂正回路１２により検出されるエラーレートが最も低い映像信号に対応する、前記ＶＣＡ２のゲインの制御信号の値をＥＥＰＲＯＭ７に格納する。 - 特許庁

The ECC code for relieving normal data of pages P1 to P30 being assembly of cells MC1 to MC30 being cells other than the above by lower error detection correcting capability than normal data of pages P0, P31 is stored in the memory region 11b-2.例文帳に追加

メモリ領域１１ｂ-2には、それ以外のセルＭＣ１〜ＭＣ３０の集合であるページＰ１〜Ｐ３０の通常データを、ページＰ０，Ｐ３１の通常データよりも低いエラー検出訂正能力によって救済するためのＥＣＣコードを格納させる。 - 特許庁

The (m) pieces of n-bit binary error correcting code words and a hash value having (n) pieces of m-bit blocks proir to one unit time which is outputted from a multiple Davies-Mayer hash function unit are made to be inputs and a hash value having (n) pieces of m-bit blocks is outputted.例文帳に追加

ｍ個のｎビット２元誤り訂正符号語と、多重デービス−マイヤのハッシュ関数器から出力された１単位時間前のｎ個のｍビットブロックのハッシュ値とを入力とし、ｎ個のｍビットブロックのハッシュ値を出力する。 - 特許庁

To provide a decoding method and a decoding device that can approximate a row arithmetic operation in a Sum-Product decoding method with a high degree of precision rather than an Offset BP-based decoding method, thereby improving the performance of decoding of an error correcting code.例文帳に追加

Ｏｆｆｓｅｔ ＢＰ−ｂａｓｅｄ復号法よりＳｕｍ−Ｐｒｏｄｕｃｔ復号法における行演算を高い精度で近似することができ、誤り訂正符号の復号性能を向上することができる復号方法及び復号装置を提供する。 - 特許庁

After finishing the error correction of a first direction, a threshold value reference circuit 5 selects a value making a threshold value for handling a symbol inputted at the time of correcting the code word of a second direction as vanishing and outputs it to a vanishing position deciding circuit 6.例文帳に追加

第１方向の誤り訂正が終了した後に、しきい値参照回路５において、第２方向の符号語を訂正する際に入力するシンボルを消失として取り扱うしきい値となる値を選択して消失位置決定回路６に出力する。 - 特許庁

To provide a multi-carrier communication method for adjusting arrangement for each block in response to the actual receiving state of a multi-carrier signal, in arranging a code block generated by error-correcting coding processing not only in a time axis direction but also in a frequency axis direction to improve an error correction rate of the multi-carrier signal, and to provide a communication method thereof.例文帳に追加

マルチキャリア信号の誤り訂正率を改善するため、誤り訂正符号化処理により生成される符号ブロックを時間軸方向のみならず周波数軸方向にも配置するに際して、マルチキャリア信号の実際の受信状態に応じて符号ブロック単位での配置を調整するマルチキャリア通信方法及びその通信装置を提供すること。 - 特許庁

A control part 18 suppresses handoff by changing a threshold of received field intensity to be an opportunity of execution of the handoff, and a threshold of received field intensity for detecting loss by an error correction ratio which an error correcting code included in notification information has, when there is no base station which provides specific service information such as the BCMC in the surroundings.例文帳に追加

制御部１８は、周辺にＢＣＭＣ等、特定のサービス情報を提供する基地局が無い場合、報知情報に含まれる誤り訂正符号が有する誤り訂正率により、ハンドオフ実行の契機となる受信電界強度の閾値、およびロストを検出する受信電界強度の閾値を変更してハンドオフを抑制する。 - 特許庁

A communication method comprises a redundancy control step of controlling, for each subscriber side communication apparatus, redundancy in a code error-correcting code to be added to communication data between the subscriber side communication apparatus and a station side communication apparatus based on reciprocative propagation delay between the subscriber side communication apparatus and the station side communication apparatus.例文帳に追加

通信方法において、加入者側通信装置と局側通信装置との間の往復伝播遅延に基づいて、前記加入者側通信装置と前記局側通信装置との間の通信データに付加される符号誤り訂正符号における冗長度を前記加入者側通信装置毎に制御する冗長度制御工程を備える。 - 特許庁

To provide an information transmission method in which a transmitter communicates with a receiver using a plurality of carriers, a signal is divided into resource block units including one or more carriers and one or more time symbols, and a coded signal using an error-correcting code is transmitted.例文帳に追加

複数のキャリアを用いて送信機と受信機とが通信を行い、１または複数のキャリア及び１または複数の時間シンボルを含むリソースブロック単位に信号を分割し、誤り訂正符号を用いて符号化した信号を送信する情報送信方法を提供すること。 - 特許庁

To provide a semiconductor device configured by loading an ECC (Error Correcting Code) circuit and a BIST (Built In Self Test) circuit on a memory configured to surely correct an error by the ECC circuit in an activated state of the ECC circuit and the BIST circuit at a test, and conducting sufficient screening for the ECC circuit and the critical path of the memory.例文帳に追加

メモリにＥＣＣ回路とＢＩＳＴ回路とを搭載して構成された半導体装置において、テスト時に、ＥＣＣ回路とＢＩＳＴ回路とが活性化された状態で、ＥＣＣ回路によるエラー訂正が必ず行われるように構成され、ＥＣＣ回路やメモリのクリティカルパスなどの十分なスクリーニングを行うことができる、半導体装置を提供することを目的とする。 - 特許庁

An error correction frame including a payload storing the data of low order group signals, a redundant byte storing a redundant code for correcting data error generated in the transmission line, and an overhead storing predetermined control information is generated for every a plurality of low order group signals using a common clock and then they are subjected to time sharing multiplexing.例文帳に追加

低次群信号のデータが格納されたペイロード、伝送路中で発生したデータ誤りを訂正するための誤り訂正用の冗長符号が格納された冗長バイト、及び所定の制御情報が格納されたオーバーヘッドを備えた誤り訂正用フレームを、共通のクロックを用いて複数の低次群信号毎にそれぞれ生成し、それらを時分割多重する。 - 特許庁

The memory regions 11b-1, 11b-3 are made larger than the memory region 11b-2, an ECC code for enabling higher error detection correcting capability for normal data of page P0, P31 being assembly of cells MC0, MC31 being adjacent to a block gate selection transistor is stored in the memory regions 11b-1, 11b-3.例文帳に追加

メモリ領域１１ｂ-1，１１ｂ-3をメモリ領域１１ｂ-2よりも大きくし、メモリ領域１１ｂ-1，１１ｂ-3には、ブロック選択ゲートトランジスタに隣接するセルＭＣ０，ＭＣ３１の集合であるページＰ０，Ｐ３１の通常データに対し、より高いエラー検出訂正能力を可能にするためのＥＣＣコードを格納させる。 - 特許庁

A process contents selection part 206 selects whether or not the AV data are ciphered according to whether the AV data requires copyright protection processing and selects the intensity level of an error-correcting code used for the AV data according to at least whether or not the AV data requires the copyright protection processing.例文帳に追加

処理内容選択部２０６は、ＡＶデータが著作権保護処理を要求するものであるか否かに基づいて暗号化の有無を選択し、該ＡＶデータが著作権保護処理を要求するものであるか否かに少なくとも基づいて該ＡＶデータに使用する誤り訂正符号の強度レベルを選択する。 - 特許庁