「frequency loop」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To provide a delay locked loop capable of increasing an operating frequency of a DRAM even when a frequency of an input clock increases, by ensuring operating margin that can generate a rising/polling out enable signal R/FOUTEN by a second DLL clock FCLK_DLLOE.例文帳に追加

入力クロックの周波数が高まっても、第２ＤＬＬクロックＦＣＬＫ＿ＤＬＬＯＥにより、ライジング／ポーリングアウトイネーブル信号Ｒ／ＦＯＵＴＥＮを生成することができる動作マージンを確保することにより、ＤＲＡＭの動作周波数を高めることができる遅延固定ループを提供すること。 - 特許庁

A loop filter LF that extracts a DC component and a low-frequency component from the output of a phase frequency comparator circuit provided for an input of a voltage-controlled oscillator VCO of this PLL circuit consists of resistors R1, R2 and a capacitor C.例文帳に追加

ＰＬＬ回路の電圧制御発振器ＶＣＯの入力に設ける、位相周波数比較回路の出力から直流成分ないしは低周波数成分を抽出するループ・フィルタＬＦが、抵抗Ｒ１及びＲ２と、コンデンサＣとで構成されている。 - 特許庁

A main inverter part 101 is constituted so that part of output signals is fed back by a resonance loop circuit 102, and performs an inverter operation by oscillating by self-excitation with a frequency near to the resonance frequency determined by a leakage inductor at secondary winding side of a high voltage transformer and a capacitor.例文帳に追加

主インバータ部１０１は、出力信号の一部が共振ループ回路１０２によってフィードバックされて、高圧トランス１の２次側のリーケージインダクタおよびコンデンサで定まる共振周波数付近で自励発振してインバータ動作をなすよう構成されている。 - 特許庁

To extremely reduce the generation quantity of jitter as a result by keeping the operation of a voltage-controlled oscillator stable even though spiking noise takes place due to the operation of a phase frequency comparator or a frequency divider in an oscillation circuit using a phase locked loop.例文帳に追加

位相同期ループを用いた発振回路において、位相周波数比較器あるいは分周器の動作によるスパイク状のノイズが発生しても電圧制御発振器の動作を極力安定に保ち、結果としてジッタの発生量を極めて少なくする。 - 特許庁

In the optical frequency control device, there are provided a first error signal detection part 1 including a first optical filter 111 and a second error signal detection part 2 including a second optical filter 112, and an output optical frequency of a variable wavelength laser 10 is controlled by a double control loop.例文帳に追加

第１の光フィルタ１１１を備える第１の誤差信号検出部１と、第２の光フィルタ１１２を備える第２の誤差信号検出部２とを設け、２重の制御ループにより波長可変レーザ１０の出力光周波数を制御する。 - 特許庁

To obtain a PLL circuit, capable of keeping constant a closed loop transfer property by output frequency of the PLL circuit, and controlling a voltage controlled oscillator, even when a control voltage request of the voltage controlled oscillator required for outputting a desired frequency is large.例文帳に追加

ＰＬＬ回路の出力周波数毎の閉ループ伝達特性を一定に保ち、所望の周波数を出力するのに必要な電圧制御発振器の制御電圧要求が大きい場合でも、電圧制御発振器を制御できるＰＬＬ回路を得る。 - 特許庁

This radiation noise attenuating method reduces a current loop area caused by a high frequency current and attenuates radiation noise by suppressing the high frequency current including high frequency components that become the causes of the radiation noise from a normal clock output buffer circuit 1 side and signal distortion by an inductor 4 and also transmitting it to the ground through a capacitor 3.例文帳に追加

通常クロック出力バッファ回路１側からの放射ノイズ及び信号の歪みの原因となる高周波成分を含む高周波電流をインダクタ４によって抑制するとともに、コンデンサ４を介してグランドに送出させるようにすることで、高周波電流による電流ループ面積を減少させ、放射ノイズを減衰させる。 - 特許庁

A transfer characteristic operation part 13 sets a region where an amplitude range of the gain characteristic and an amplitude range of the phase difference characteristic overlap as an amplitude range of the frequency characteristic of the controlled object in a complex coordinate system, and calculates a loop transfer characteristic of a control system and its amplitude range from the amplitude range of the frequency characteristic and the frequency characteristic of the controller.例文帳に追加

伝達特性演算部13は、複素座標系において、ゲイン特性の変動範囲と位相差特性の変動範囲が重なる領域を制御対象の周波数特性の変動範囲として、周波数特性の変動範囲と制御器の周波数特性から制御系の一巡伝達特性とその変動範囲を演算する。 - 特許庁

Thus, a distortion extraction loop is doubled to actualize satisfactory carrier suppression performance over a wide frequency range, without having to precisely set the delay times of the delay circuits DL1 and DL1A.例文帳に追加

歪抽出ループを二重化することにより、遅延回路ＤＬ１及びＤＬ１Ａにおける遅延時間を精密に設定せずとも、広い周波数帯域に亘り良好なキャリア抑圧性能を実現できる。 - 特許庁

To provide a liquid crystal panel driving system capable of reducing a programmable counter in a PLL loop by narrowing the frequency setting range of VCO 1, and to provide a liquid crystal display device using the same.例文帳に追加

ＶＣＯ１の周波数設定範囲を狭くし、ＰＬＬループ内のプログラマブルカウンタの削減ができる液晶パネル駆動システムとそれを用いた液晶表示装置を提供することを目的とする。 - 特許庁

To provide a DPLL (digital phase locked loop) circuit with hold-over function that generates a temperature-controlled reference clock with high precision for free-running frequency control, especially, during holdover regarding a digital synchronous network.例文帳に追加

デジタル同期網に関し、特にホールドオーバ時において自走周波数制御のために温度補正を行った高精度な基準クロックを生成するホールドオーバ機能付きＤＰＬＬ回路を提供する。 - 特許庁

To surely oscillate a VCO at an oscillation frequency, which is determined by a ratio of a transconductance (α gm) of a gm cell and a capacitance value C of a capacitor, in a phase locked loop (PLL) circuit employing a gm-C type VCO.例文帳に追加

ｇｍ−Ｃ型ＶＣＯを用いたＰＬＬ回路において、ＶＣＯをｇｍセルのトランスコンダクタンス（α・ｇｍ）と、キャパシタの容量値Ｃの比で定まる発振周波数で確実に発振させる。 - 特許庁

To provide an optical (disk) driving system including a delay locked loop based multiphase clock generator capable of generating 32 different phases from input clock having a frequency of 800 MHz or greater.例文帳に追加

800MHzまたはそれ以上の周波数を有する入力クロックから、32個の異なる位相を発生させうる遅延同期ループ基盤の多重位相クロック発生器回路を備える光学(ディスク)駆動システムを提供する。 - 特許庁

The device is provided with a loop antenna (3), which transmits high frequency, a cavity resonator (4) constituted around the antenna (3), and a double structure slit (5) on the side of the resonator (4) facing the plasma.例文帳に追加

高周波を通じるループアンテナ（３）と、ループアンテナ（３）をとり囲んで構成された空洞共振器（４），空度共振器（４）のプラズマに面する側に２重構造スリット（５）を設けたことを特徴とする。 - 特許庁

When the optical disc 1 is a DVD+R/W, in the first loop A, the divided clock of the oscillating clock for the voltage-controlled oscillator 110 is frequency-synchronized with the wobble signal.例文帳に追加

一方、光ディスク１がＤＶＤ＋Ｒ／ＲＷであるときには、第１のループＡでは、電圧制御発振器１１０の発振クロックの分周クロックをウォブル信号に周波数同期させる。 - 特許庁

The decided loop filter 40a or 40b makes a VCO 5 produce a control voltage for controlling the oscillation frequency outputted from the VCO 5 and for holding the control voltage.例文帳に追加

そして、決定されたループフィルタ４０ａまたはループフィルタ４０ｂによって、ＶＣＯ５から出力される発振周波数を制御するための制御電圧を生成させるとともに、この制御電圧を保持させる。 - 特許庁

A loop filter section 60 converts an error between the residing data amount and a target value into a correction amount based on the residing data amount and the vector, and generates frequency control information based on the correction amount.例文帳に追加

ループフィルタ部６０は、残存データ量およびベクトルに基づいて、残存データ量と目標値との間の誤差を修正量に変換し、該修正量に基づいて周波数制御情報を生成する。 - 特許庁

To provide a phase synchronization circuit that can realize a phase locked loop with a wide correction range of a phase deviation without a limit of a phase shift correction range due to a limit of an oscillated frequency of a VCO.例文帳に追加

ＶＣＯの発振周波数の制限による位相ずれ補正範囲の制限がなく、位相ずれの補正範囲の広い位相同期ループを実現することができる位相同期回路を提供する。 - 特許庁

To comply with demands for a large voltage-controlled oscillation range (for example, 487 MHz), a desired supply voltage (for example, 1.2V), and low power consumption in designing a phase-locked loop frequency synthesizer.例文帳に追加

位相ロックループ周波数シンセサイザ設計における、大きな電圧制御発振器範囲（例えば、４８７ＭＨｚ）、（例えば）１．２Ｖ電力供給電圧、および低い電力消費の要求を達成する。 - 特許庁

To provide a phase-locked loop circuit and a signal generator unit having the above circuit, capable of promptly outputting a signal of desired frequency without greatly increasing the circuit scale.例文帳に追加

回路規模の大幅な増大を招かずに、早期に所望の周波数を有する信号を出力することができる位相同期ループ回路及び当該回路を備える信号発生装置を提供する。 - 特許庁

To provide a method and apparatus for accurately estimating the carrier frequency offset and the carrier phase offset of a digitally modulated signal using a signal processing algorithm to initialize the state variables of a Phase-Locked Loop(PLL).例文帳に追加

位相同期ループ（ＰＬＬ）の状態変数を初期化する信号処理アルゴリズムを使用して、ディジタル変調信号の搬送波周波数オフセットと搬送波位相オフセットを正確に推定する方法と装置。 - 特許庁

In addition, when modifying the Nyquist frequency, the ratio of different frequencies is larger than zero, is equal to or smaller than the number of times of the maximum loop back and is not a ratio of a natural number n1 and n2.例文帳に追加

また、前記ナイキスト周波数の変更を行う際に、異なるナイキスト周波数の比が、０より大きく最大折り返し回数より小さいもしくは等しい自然数n1とn2の比ではないようにする。 - 特許庁

To provide a phase-locked loop capable of switching the processing clock frequency of processing signals, on the basis of a set operation mode and reducing power consumption, and a communication device.例文帳に追加

設定される動作モードに基づいて処理信号の処理クロック周波数を動作モードに基づいて切り替え、消費電力の低減を図ることが可能な位相同期回路、および通信装置を提供する。 - 特許庁

To provide a PLL circuit, which can output oscillated signals having less spurious signals by moving a spurious generating frequency to the outside of the passing band of a loop filter.例文帳に追加

本発明の課題は、スプリアスの発生周波数をループフィルタ１７の通過帯域外に移動させることにより、スプリアスの少ない発振信号を出力することができるＰＬＬ回路を提供することである。 - 特許庁

A frequency correction circuit for correcting conversion gain characteristics from the input of an antenna 10 to the output of a mixer 30 to a fixed value is provided to the input of a detector 70 inside an AGC control loop.例文帳に追加

アンテナ１０入力からミキサ３０の出力までの変換利得特性を一定の値に補正する周波数補正回路をＡＧＣ制御ループ内の検波器７０の入力に設ける。 - 特許庁

Thereby it is possible to make a current path Ri from the power supply voltage terminal 652 to a ground terminal 653 as short as possible, and to make a loop area of the high-frequency current as small as possible.例文帳に追加

これにより、電源電圧端子６５２からグランド端子６５３へ至る電流経路Ｒｉを可及的に短くし、高周波電流のループ面積を可及的に小さくすることができる。 - 特許庁

The composite RFID data carrier has a first IC chip module 18 comprising a first IC chip 14 fixed to a prescribed position of a substrate 12 to perform communication by radio waves of a first frequency, and a loop-shaped antenna part 16.例文帳に追加

基材１２の所定の位置に固定され第一の周波数の電波により通信を行う第一のＩＣチップ１４と、ループ状のアンテナ部１６とからなる第一のＩＣチップモジュール１８を有する。 - 特許庁

In order to eliminate the band component of a natural vibration, a band rejection filter 14 is installed in a control loop, and an elimination center frequency and rejection rate of the filter are varied according to the position of the carriage.例文帳に追加

固有振動の帯域成分を除去するために、制御ループに帯域除去フィルタ１４が設けられ、このフィルタの除去中心周波数並びに除去率がキャリッジの位置に応じて変化される。 - 特許庁

To realize a PLL circuit loop filter and an electronic equipment capable of suppressing variation of the oscillation frequency of the PLL circuit due to the vibration of a vibrator and maintaining the response for phase synchronization and a CN ratio at high levels.例文帳に追加

バイブレータの振動によるＰＬＬ回路の発振周波数の変動を抑え、位相同期の応答性およびＣ／Ｎ比を高く維持した、ＰＬＬ回路用ループフィルタおよび電子機器を構成する。 - 特許庁

A phase comparison circuit 3 for composing the phase-locked loop 10 compares the phase of the clock signal, that the LIU1 extracts from the Iub signal with that of a clock signal outputted from a frequency-dividing circuit 6.例文帳に追加

位相同期ループ１０を構成する位相比較回路３は、ＬＩＵ１がＩｕｂ信号から抽出したクロック信号と、分周回路６から出力されるクロック信号とを位相比較する。 - 特許庁

A phase comparator 2 of a PLL(phase-locked loop) circuit inputs an Hin (horizontal synchronous input) signal via a delay circuit 1 and the RET (feedback) signal of a frequency divider circuit 6 via a delay circuit 7 respectively to carry out phase comparison of both signals.例文帳に追加

ＰＬＬ回路において、位相比較器２は、遅延回路１を介してＨｉｎ信号を、他方、遅延回路７を介して分周回路６のＲＥＴ信号を入力して位相比較している。 - 特許庁

The speed loop gain is changed so that the phase margin and gain margin of the frequency transmission function at the time of inputting the white noise 14 are included in a range not exceeding the stable limits.例文帳に追加

そして、ホワイトノイズ１４の入力時における周波数伝達関数の位相余裕とゲイン余裕とが、設定した前記安定限界を超えない範囲となるように、速度ループゲインを変更する。 - 特許庁

A PLL consisting of a phase comparator 6, a loop filter 7, an adder circuit 9 and a variable frequency oscillation circuit 10 generates a clock signal 11 that is phase-locked to a recovered signal 4.例文帳に追加

位相比較回路６、ループフィルタ７、加算回路９、可変周波数発振回路１０により構成されるＰＬＬにより、再生信号４に位相同期したクロック信号１１を発生する。 - 特許庁

One of frequency signals oscillated from self-oscillating parts 2a and 2b connected to loop coils L1 and L2 installed at different positions on a rail R is outputted to an amplifying part 6 in the state of an original frequency, and the other is outputted to the amplifying part 6 in a divided state.例文帳に追加

レールＲ上の異なる２箇所に設備されたループコイルＬ１，Ｌ２に接続された自励発振部２ａ，２ｂからそれぞれ発振される周波数信号の内、一方を原周波数のまま増幅部６へ出力し、他方を分周して増幅部６へ出力する。 - 特許庁

The PLL circuit is provided with a phase comparator 1, a charge pump 2, a loop filter 3, a voltage controlled oscillator 4 and a frequency divider 5, the frequency divider 5 is configured using CMOS logic circuits, and the phase comparator 1 and the charge pump 2 are configured using ECL circuits loaded with bipolar transistors.例文帳に追加

ＰＬＬ回路が、位相比較器１、チャージポンプ２、ループフィルタ３、電圧制御発振器４及び分周器５を備えており、ＣＭＯＳロジック回路を用いて、分周器５を構成し、バイポーラトランジスタを搭載しているＥＣＬ回路を用いて、位相比較器１及びチャージポンプ２を構成している。 - 特許庁

In an antenna device in a wireless communication device configured so that a monopole antenna 1 for a predetermined frequency band is fixed to a circuit board 2 by a fixing metal fitting 5, the fixing metal fitting 5 is utilized as an another loop-like antenna having a different band from the frequency band of the monopole antenna 1.例文帳に追加

所定周波数帯域用のモノポールアンテナ１を固定金具５により回路基板２へ固定するようにした無線通信装置におけるアンテナ装置において、固定金具５をモノポールアンテナ１の周波数帯域とは異なる帯域の別のループ状のアンテナとして利用することを特徴とする。 - 特許庁

Then, by a temperature estimating instrument 20, a temperature of the coil (c) is estimated from the estimated coil resistance 19, a modification amount ΔΩ1 of a torsional oscillation frequency is obtained to compensate the torsional oscillation frequency Ω1, and value of a loop gain 10 is modified by using the estimated torque constant 18.例文帳に追加

そして、温度推定器２０により、推定コイル抵抗値１９からコイル１ｃの温度を推定し、ねじり振動周波数の修正量ΔΩ１を求めてねじり振動周波数Ω１を補正すると共に、推定トルク定数１８を用いてループゲイン１０の値を修正する。 - 特許庁

To provide a phase-locked loop circuit, a time base correcting circuit and method, and an image display device in which smooth and stable frequency pull-in characteristics at ordinary time are compatible with frequency pull-in characteristics of excellent responsiveness in the case of a sudden change in an input signal.例文帳に追加

定常時での緩やかなで安定した周波数引き込み特性と、入力信号の急変時の応答性のよい周波数引き込み特性とを両立させ得る位相同期ループ回路、時間軸補正回路および方法、ならびに画像表示装置を提供する。 - 特許庁

To provide a delay fixed loop capable of increasing an operating frequency of a DRAM, even when a frequency of an input clock increases, by securing operating margin which allows generation of a rising/polling out enable signal R/FOUTEN using a second DLL clock FCLK_DLLOE.例文帳に追加

入力クロックの周波数が高まっても、第２ＤＬＬクロックＦＣＬＫ＿ＤＬＬＯＥにより、ライジング／ポーリングアウトイネーブル信号Ｒ／ＦＯＵＴＥＮを生成することができる動作マージンを確保することにより、ＤＲＡＭの動作周波数を高めることができる遅延固定ループを提供すること。 - 特許庁

The constant current of the up current source 308 is reduced to less than half of the current of the down-current source 310 and biases the charge pump 210 in negative direction to minimize the false lock between the phases of the reference frequency-division signal 206 and the signal 209 from the loop frequency divider.例文帳に追加

アップ電流源３０８の定電流は、ダウン電流源３１０の電流の半分未満にされて、チャージ・ポンプ２１０を負の方向にバイアスし、基準分周信号２０６とループ分周器からの信号２０９の位相との間の虚偽ロックを最小限に抑える。 - 特許庁

Hereby, the parallel control signal inputted through the parallel input terminal 12 is selected by a control signal selection circuit 14 and imparted to a PLL (phase locked loop) circuit 3, and the oscillation frequency of the VCO 1 which is an inspection object is changed, and the oscillation frequency variable region is confirmed.例文帳に追加

よって、このパラレル入力端子１２を介して入力されるパラレル制御信号が制御信号選択回路１４で選択されて、ＰＬＬ回路３に与えられ、検査対象となるＶＣＯ１の発振周波数が変更されて、発振周波数可変域が確認される。 - 特許庁

The drive unit includes gain control amplifier which controls an oscillation amplitude in an oscillation loop to excite the driving oscillation of vibrator, signal generator circuit for generating signal of given frequency, and modulator circuit for modulating the signal generated by the signal generator circuit into resonance frequency of the vibrator.例文帳に追加

駆動装置は、発振ループ内の発振振幅を制御して振動子に駆動振動を励振するゲインコントロールアンプと、所与の周波数の信号を生成する信号生成回路と、信号生成回路によって生成された信号を、振動子の共振周波数に変調する変調回路とを含む。 - 特許庁

When the logical value is negative fed back through a frequency comparison loop F2, frequency of the clock signal can be brought close to the bit rate of the data signal D without requiring a reference clock signal and both wide capture range and extraction of a high quality clock signal can be realized.例文帳に追加

当該論理値を周波数比較ループＦ２により負帰還させることにより、参照クロック信号を必要とすることなくクロック信号の周波数をデータ信号Ｄのビット・レートに近づけることができ、広キャプチャ・レンジ化と高品質クロック信号の抽出とを実現することができる。 - 特許庁

The oscillator is provided with a frequency selecting circuit 10, having an inductance L and a varicap diode C3 connected in series, in a feedback loop capable of selecting the frequency of an oscillation circuit, and the negative resistance is adjusted by electrically controlling the capacity of the varicap diode C3.例文帳に追加

発振回路の周波数を選択可能な帰還ループに、インダクタンスＬとバリキャップダイオードＣ３とを直列に接続した周波数選択回路１０を設け、バリキャップダイオードＣ３の容量を電気的に制御することにより、負性抵抗を調整する発振器である。 - 特許庁

In a computer device 1 having a phase modulation wireless transmitting circuit 2 which receives power supply from a switching type power supply 4, the switching frequency of the power supply 4 is determined according to a comparison frequency during sampling by a PLL (phase locked loop) circuit 10 of the wireless transmitter side.例文帳に追加

スイッチング方式の電源４から電力供給される位相変調方式の無線送信回路３を有するコンピュータ機器１において、電源４のスイッチング周波数を無線送信機側のＰＬＬ回路１０のサンプリング時の比較周波数に基づくものとする。 - 特許庁