「frequency loop」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

When the advance announcement signals for power failure due to high frequency are input, the main control MPU enters an infinite loop in main control side INT processing to be reset and enters the infinite loop by the judgement of a step S31 in processing at the time of power supply on the main control side to be reset.例文帳に追加

この高周波停電予告信号が入力されると、主制御ＭＰＵは、主制御側ＩＮＴ処理における無限ループに入ってリセットがかかり、主制御側電源投入時処理におけるステップＳ３１の判定によって無限ループに入り、リセットがかかる。 - 特許庁

A first loop antenna line 6 and a second loop antenna line 7 are connected whose lengths are made nearly equal as a result of wavelength shortening due to having reception characteristics of a different frequency band at a balanced transmission mode side of a balun 27 for performing impedance conversion of the balanced transmission mode into an unbalanced transmission mode.例文帳に追加

平衡伝送モードを不平衡伝送モードにインピーダンス変換するバラン２７の平衡伝送モード側に異なる周波数帯域の受信特性を有し波長短縮化が図られて略同一長とされた第１ループアンテナ線路６と第２ループアンテナ線路７を接続する。 - 特許庁

Also the terminal connection structure is provided by nipping a packing 6 at the melt-bonded part 1a where both of the root parts 5a of the loop body 2 installed at the terminal part of the linear elastic material 1 and the second loop body 5 overlapping to it overlap and then high frequency melt-bonding both of them.例文帳に追加

又前記する弾性線条体１の端子部に設けたループ体２と、それに重なる第二ループ体５との双方の根元部５ａの重なる溶着部１ａにパッキング６を挟んで双方を高周波溶着した弾性線条体の端子接続構造とする。 - 特許庁

To provide a radio card reader/writer that is configured at a low cost by using a specific frequency regulated by the law of electric communication services and satisfying the law of electric through the matching between a design value and an actually measured value of a loop antenna and integrating the loop antenna in a metal-made case.例文帳に追加

電波法における特定周波数を使用し、ループアンテナの設計値と実測値とを一致させて、電波法を満足させ、かつ、ループアンテナを金属製の筐体に組込むことを可能とすることにより、低コストで構成することが可能となる無線カードリーダ・ライタを提供する。 - 特許庁

The case 20 further includes the resonation antenna 21 composed of a loop coil 23 larger in diameter than the antenna 12, with the antenna 12 disposed therein, and a capacitor 24 connected with the loop coil 23, the resonation antenna 21 resonating in the vicinity of the carrier frequency of the RFID reader/writer.例文帳に追加

ケース２０には、送受信用アンテナ１２よりも大径でかつ送受信用アンテナ１２がその内側に配置されるループコイル２３と、このループコイル２３と接続されたキャパシタ２４とから成り、ＲＦＩＤリーダライタの搬送周波数近傍で共振する共振アンテナ２１を設ける。 - 特許庁

A feedback loop is branched and input to a variable-frequency down-converter section and a detector, whose detector output is processed by a DSP in a base band circuit and analyzed as a spectrum to automatically control a parameter which can not be compensated by a Digital Pre-Distortion distortion compensating Loop.例文帳に追加

フィードバック・ループを分岐して周波数可変のダウンコンバータ部および検波器に入力し、その検波器出力をベースバンド回路内のＤＳＰにて処理しスペクトラムとして解析することでＤｉｇｉｔａｌ Ｐｒｅ−Ｄｉｓｔｏｒｔｉｏｎ歪み補償Ｌｏｏｐでは補償しきれないパラメータを自動で制御する。 - 特許庁

The signal interpolation method and the apparatus detect the frequency of the sensor signal (1), through the use of two systems of the interpolation circuits (3, 3A) of the closed loop system (5) and the open loop system (6) and select and output position/angle data (4, 4A) of either system (5 or 6), through the use of a selector (20).例文帳に追加

本発明による信号内挿方法及び装置は、内挿回路(3,3A)を閉ループ系(5)と開ループ系(6)の２系統を用い、センサ信号(1)の周波数を検出し、セレクタ(20)を用いて各系(5,6)の何れかの位置／角度データ(4,4A)を選択して出力する方法と構成である。 - 特許庁

To provide a phase frequency detection circuit and PLL(phase lock loop) which can draw PLL in stable at high speed, not being influenced by scratch of a medium etc. and less susceptible to a modulation mark.例文帳に追加

媒体の傷等の影響を受けず、変調マークに左右されずに安定に高速にPLLを引き込むことが可能な位相周波数検出回路およびＰＬＬを提供することにある。 - 特許庁

Then, a phase margin is confirmed from the open loop frequency characteristics, and when a phase margin is 42° to 32°, the control parameter at this time is determined as a final control parameter.例文帳に追加

続いて、開ループ周波数特性から位相余裕を確認し、位相余裕が４２°から３２°であれば、このときの制御パラメータを最終的な制御パラメータとして決定する。 - 特許庁

A resonance type sound absorbing member 18 is arranged inside the sound insulation cover 30 in a vicinity of a loop of the resonance mode 28 generated in the engine room 11 and the noise of the resonance frequency is reduced.例文帳に追加

共鳴型吸音部材１８は、エンジンルーム１１に生じる共鳴モード２８の腹の近傍で遮音カバー３０の内側に配置されて、共鳴周波数の騒音を低減する。 - 特許庁

To provide a phase locked loop(PLL) circuit that further decreases the sensitivity of a voltage controlled oscillator whose oscillated frequency output is controlled in the PLL circuit to obtain the oscillated output with high signal purity and less phase noise.例文帳に追加

ＰＬＬ回路で制御する電圧制御発振回路感度を更に小さくして、位相ノイズの少ない信号純度の高い、発振出力を得ることができるＰＬＬ回路をえる。 - 特許庁

To provide a fixed delay loop which has a small signal jitter and a stable time delay control function and can realize bi-directional time delay with a small area against a low frequency.例文帳に追加

小さい信号ジッタ-(Jitter)と安定した時間遅延調節機能とを有し、低周波でも小さい面積で両方向時間遅延を実現することができる遅延固定ループを提供すること。 - 特許庁

The notch filter 5 cuts off frequencies in a predetermined range wherein an upper limit value and a lower limit value are included in a range of frequencies lower than the frequency cut off by the loop filter 9.例文帳に追加

ノッチフィルタ５は、ループフィルタ９によって遮断される周波数よりも低い周波数の範囲に上限値と下限値が含まれる所定の範囲の周波数を遮断する。 - 特許庁

To provide a phase locked loop (PLL) circuit which is excellent in performance such as phase error and frequency accuracy, is inexpensive, and utilizes a voltage controlled oscillator (VCO) having a wide control voltage input range.例文帳に追加

位相誤差および周波数精度等の性能に優れ、かつ低価格で、広い制御電圧入力範囲を持つ電圧制御発振器を利用したＰＬＬ回路を提供する。 - 特許庁

An out-of-synchronism detector 102 discriminates the presence of a fault depending on the level of a control signal given to a VCO built in a frequency phase locked loop used for generating a clock signal.例文帳に追加

同期はずれ検出器１０２では、クロック生成に用いる周波数位相同期ループに内蔵されるＶＣＯへの制御信号の大小により異常の有無を判定する。 - 特許庁

The response in the vicinity of the lowest pole frequency of the loop transfer function is taken as the primary delay, and the turn round of the phase is made smaller and the phase margin is made larger, thereby the action is made to be stabilized.例文帳に追加

一巡伝達関数の最も低いポール周波数近傍での応答を一次遅れとして、位相の周り方を小さくし位相余裕を大きくして動作を安定させる。 - 特許庁

To provide a phase-locked loop circuit capable of outputting an output clock signal of a frequency based on an input clock signal by synchronizing with a local clock signal.例文帳に追加

ローカルクロック信号に同期し、入力クロック信号に基づく周波数の出力クロック信号を出力することができる位相ロックループ回路を提供することを課題とする。 - 特許庁

When an optical disc 1 is a DVD-R/W, in a first loop A, a divided clock of an oscillating clock for a voltage-controlled oscillator 110 is frequency-synchronized with the wobble signal.例文帳に追加

光ディスク１がＤＶＤ−Ｒ／ＲＷであるときには、第１のループＡでは、電圧制御発振器１１０の発振クロックの分周クロックをウォブル信号に周波数同期させる。 - 特許庁

At least one control loop has a low-frequency control element I supplying an output signal picked up at the control loops in a predetermined ratio T.例文帳に追加

駆動モータＭ２，Ｍ１の少なくとも１つの制御ループには、低周波制御素子Ｉが存在しており、その出力信号は所定の比率Ｔで駆動モータＭ２，Ｍ１の制御ループに与えられる。 - 特許庁

To provide a "digital amplifier" capable of sufficiently eliminating a carrier component caused in its PWM module without the need for decreasing the cut-off frequency of an LPF provided on a feedback loop.例文帳に追加

フィードバックループ上に設けたＬＰＦのカットオフ周波数を小さくすることなく、ＰＷＭモジュールで生じたキャリア成分を充分に除去することが可能な「デジタルアンプ」を提供する。 - 特許庁

To provide a signal processor for an endoscope using a PLL (Phase Lock Loop)circuit capable of performing frequency acquisition in a simple constitution with it set to a low phase noise characteristic condition.例文帳に追加

低位相雑音特性に設定した状態で、周波数引込を簡単な構成で行うことを可能とするＰＬＬ回路を用いた内視鏡用信号処理装置を提供する。 - 特許庁

To obtain a loop antenna holding structure which suppresses deformation due to an impact even when being directly attached to a printed circuit board and can improve the antenna gain in a high frequency band.例文帳に追加

直接プリント基板に取り付けるようにしても衝撃による変形を抑え、また高い周波数帯域においてアンテナ利得を向上させ得るループアンテナ保持構造を提供すること。 - 特許庁

In addition, the amount of level adjustment for high frequency components of digital signals in the equalizer 10 is controlled through loop processing of the equalizer 10, the sampler 20 and the equalizer controller 30.例文帳に追加

イコライザ部１０，サンプラ部２０およびイコライザ制御部３０によるループ処理により、イコライザ部１０におけるデジタル信号のうちの高周波成分のレベル調整量の制御が行われる。 - 特許庁

The NCO 15 adjusts the sine data and cosine data fed to the complex multiplier circuit 11 on the basis of the phase difference supplied from the loop filter 13 and whose high frequency component is cut off.例文帳に追加

ＮＣＯ１５は、ループフィルタ１３から供給される高域がカットされた位相差に基づいて、複素乗算回路１１に供給されるサインデータ及びコサインデータを調整する。 - 特許庁

A moving image encoder AA estimates an interpolation filter coefficient by a frequency characteristics analysis of an image and if loop continuation conditions are satisfied, retries the estimation of the interpolation filter coefficient.例文帳に追加

動画像符号化装置ＡＡは、画像の周波数特性解析により補間フィルタ係数を推定し、ループ継続条件を満たしていれば、補間フィルタ係数の推定をやり直す。 - 特許庁

The phase synchronization circuit consists of a phase comparator 1, a bias current supplying circuit 2, a charge pump 3, a loop filter 4, a voltage/ current converter 5, a current control oscillator 6 and a frequency divider 7.例文帳に追加

本装置は位相比較器１、バイアス電流供給回路２、チャージポンプ３、ループフィルタ４、電圧電流変換器５、電流制御発振器６および分周器７により構成される。 - 特許庁

The vertical tear sensing device of the conveyor belt is structured so that the first and second transmitters of a first 28 and a second sensor 30 supply high-frequency signals to a loop coil 26 (26A-26P) passing when the conveyor belt 22 runs.例文帳に追加

第１、第２の検出センサ２８、３０の第１、第２の発信器が、コンベアベルト２２の走行によって通過するループコイル２６（２６Ａ〜２６Ｐ）に高周波を供給する。 - 特許庁

Noise from all generating sources (that is, electric noise from a grounding loop, radio frequency interference and magnetic interference) is restrained in an output signal of the converter through many technologies.例文帳に追加

全ての発生源からのノイズ（すなわち、接地ループからの電気的ノイズ、無線周波数干渉及び磁気干渉）は、多数の技術を通じて変換器の出力信号内で抑制される。 - 特許庁

A current- voltage converting circuit 34 converts this current into a voltage and a loop filter 36 removes a low-frequency component from the output signal of the circuit 34 and outputs the resulting signal.例文帳に追加

電流電圧変換回路３４はこの電流を電圧に変換し、ループフィルター３６は、電流電圧変換回路３４の出力信号から低周波成分を除去して出力する。 - 特許庁

A loop filter 13 determines the values of filter coefficients α2, ρ2 on the basis of the value of the control sensitivity K_DCO2 so as to obtain previously designed natural frequency ω_n and damping factor ζ.例文帳に追加

ループフィルタ１３は、制御感度Ｋ_DCO２の値に基づいて、予め設計した固有周波数ω_n及びダンピングファクタζとなるように、フィルタ係数α２及びρ２の値を決定する。 - 特許庁

To always optimally constitute the loop band of a PLL in the carrier recovery circuit of a composite modulated wave signal obtained by frequency modulating a quadrature modulated signal with an SC signal.例文帳に追加

直交変調信号をＳＣ信号でさらに周波数変調した複合変調波信号の搬送波再生回路において、ＰＬＬのループバンドを常に最適に構成する。 - 特許庁

The oscillation circuit includes a feedback loop circuit for receiving a power supply voltage impressed to a power supply voltage terminal VDD and outputting an oscillation frequency signal.例文帳に追加

本発明にかかる発振回路は、電源電圧が電源電圧端子ＶＤＤに印加され、発振周波数信号を出力する帰還ループ回路を備えた発振回路である。 - 特許庁

Since output voltage of the loop filter is always regulated within the capture range, the PLL circuit can surely be locked regardless of the frequency deviation of the input signal and the fluctuation in the component characteristics.例文帳に追加

ループフィルタの出力電圧が常にキャプチャーレンジ内に規制されるので、入力信号の周波数のずれや部品特性のばらつきに関わらず、確実にロックさせることができる。 - 特許庁

To provide a programmable frequency divider for a phase lock loop having a latch circuit with a first input receiving a program integer and an output deriving a latch integer.例文帳に追加

プログラム整数を受信する第１入力とラッチ整数を導出する出力を有するラッチ回路を有する位相ロック・ループ用のプログラム可能周波数分周器を提供する。 - 特許庁

The antenna 34 is shorter than a conventional half-wavelength dipole antenna and has more satisfactory frequency responsiveness, and antenna impedance ZA depends on the position of a feed point 38 in the loop 36.例文帳に追加

ダイポールアンテナ（３４）は、従来の半波長ダイポールアンテナよりも短く、より良好な周波数応答性を有し、アンテナインピーダンス（Ｚ_A）は、ループ（３６）におけるフィードポイント（３８）の位置に依存する。 - 特許庁

To provide a PLL synthesizer capable of suppressing a change of a PLL closed loop gain and suppressing a fluctuation of lock time or increase of a phase error even when a system frequency to be used is changed.例文帳に追加

使用するシステム周波数が変更された場合でも、ＰＬＬ閉ループゲインの変化を抑え、ロックタイムの変動や位相エラーの増加を抑えることができるＰＬＬシンセサイザを提供する。 - 特許庁

The low frequency gain of a phase compensation means (65) of a tracking servo control loop is raised in order to improve the follow-up accuracy of the tracking servo control by accompanying high-speed rotation of a recording disk.例文帳に追加

記録ディスクを高速回転させるのに伴なって、トラッキングサーボの追従精度を向上させるためにトラッキングサーボループの位相補償手段（６５）の低域ゲインが上げられる。 - 特許庁

A phase error signal 25 is detected in a phase error detecting circuit 6 from the reproduced signal sampled by an A/D converter 4, and also a frequency error signal 26 is detected in a frequency error detecting circuit 21, and these signals are synthesized to a phase/frequency error signal 27 by a synthesis circuit 22, then the phase/frequency error signal 25 is supplied to a loop filter 23.例文帳に追加

ＡＤ変換器４により標本化された再生信号から位相誤差検出回路６で位相誤差信号２５を検出するとともに、周波数誤差検出回路２１で周波数誤差信号２６を検出し、これらを合成回路２２で位相周波数誤差信号２７に合成し、この位相周波数誤差信号２７をループフィルタ２３に供給する。 - 特許庁

To provide a phase-locked loop for extracting a clock signal CK from a random NRZ type data signal D, especially a phase-locked loop of double loop arrangement including a phase comparison circuit and a frequency comparison circuit, in which both wide capture range and extraction of a high quality clock signal can be realized without requiring a reference clock signal.例文帳に追加

ランダムＮＲＺ形式のデータ信号Ｄからクロック信号ＣＫの抽出を行う位相同期回路、特に位相比較回路と周波数比較回路の両方を含む２重ループ構成の位相同期回路において、参照クロック信号を必要とすることなく広キャプチャ・レンジ化と高品質クロック信号の抽出との両立を実現することができる位相同期回路を提供する。 - 特許庁

The multiphase clock generator includes a delay locked loop having a frequency divider for outputting a N-divided clock to a first set of M voltage-controlled delay cells within a feedback loop, and further includes an identical set of M voltage controlled delay cells outside the feedback loop for delaying the undivided clock and for outputting the M multiphase clocks.例文帳に追加

Ｎで分周されたクロックを、フィードバックループ内のＭ個の電圧制御される第１遅延素子に出力するための周波数分周器を有する遅延同期ループを備え、分周されていないクロックを遅延させて、Ｍ個の多重位相クロックを出力するために、フィードバックループの外部に同じＭ個の電圧制御される遅延素子を更に備える多重位相クロック発生器。 - 特許庁

A PLL loop by phase comparison is constituted of a phase comparator 1 for detecting the phase difference between EFM signals 4, for which analog signals read from a disk are digitized and reproducing clock PCK signals 5, a loop filter 2 for filtering-processing the detected phase difference and a control oscillator 3 for controlling the frequency, based on the output of the loop filter 2 and outputting the PCK signals 5.例文帳に追加

ディスクから読みとったアナログ信号をデジタル化したＥＦＭ信号４と再生クロックＰＣＫ信号５との位相差を検出する位相比較器１と、検出された位相差をフィルタリング処理するループフィルタ２と、このループフィルタ２の出力に基づいて周波数を制御されＰＣＫ信号５を出力する制御発振器３とで位相比較によるＰＬＬループが構成される。 - 特許庁

An antenna includes: a coil case 260; a coil body 270 that is housed in the coil case 260; a loop coil 312 that is housed in the coil case 260 and has a resonant frequency different from a resonant frequency of the coil body 270; a motor that is connected to the loop coil 312; and a fan that is provided on a rotating shaft of the motor.例文帳に追加

本発明のアンテナは、コイルケース２６０と、前記コイルケース２６０に収納されるコイル体２７０と、前記コイルケース２６０に収納されると共に、前記コイル体２７０の共振周波数と異なる共振周波数を有するループコイル３１２と、前記ループコイル３１２に接続されたモーターと、前記モーターの回転軸に設けられるファンと、を有することを特徴とする。 - 特許庁

A disturbance signal of the prescribed frequency is applied to a servo system, averaging processing is performed for a signal to which the disturbance signal is added and a round signal before addition, amplitude values of the prescribed frequency components of respective signals are detected, division of the detected amplitude values is performed, the loop gain is calculated, and gain adjustment of the servo system is performed based on the calculated loop gain.例文帳に追加

所定の周波数の外乱信号をサーボ系に印加して、外乱信号が加算された信号と加算される手前の一巡信号に対して、平均値化処理を行いそれぞれの信号の所定の周波数成分の振幅値を検出し、検出された振幅値の除算を行い、ループゲインを算出し、算出されたループゲインに基づき、サーボ系のゲイン調整を行う。 - 特許庁

In the mobile terminal 100, a loop antenna is formed by capacitively coupling a built-in antenna 120 and a board 130 when the mobile phone (mobile terminal) is closed by properly setting a size of boards 130, 140, a size of an interface 150, and a board interval D so as to adjust the resonance frequency of the loop antenna to be included in an operating frequency band.例文帳に追加

携帯端末１００は、基板１３０、１４０の寸法、インターフェース１５０の寸法および基板間隔Ｄを適切に設定することによって、携帯電話を閉じた場合に内蔵アンテナ１２０と基板１３０とを容量結合させてループアンテナを形成すると共に、このループアンテナの共振周波数が使用周波数帯域に含まれるように調整する。 - 特許庁

Frequency dividers 11 and 12 which input signals from a voltage-controlled oscillator 19 and divide them, a frequency mixer 13 which mixes output signals from the frequency dividers 11 and 12, and a frequency divider 14 which inputs signals of either of two frequencies from the frequency mixer 13 and divides them are included in a feedback loop in a PLL circuit between the voltage-controlled oscillator 19 and a phase comparator 17.例文帳に追加

電圧制御発振器１９が出力する信号を入力して分周する分周器１１、１２と、分周器１１、１２の出力信号を混合する周波数混合器１３と、周波数混合器１３が出力する２つの周波数の内の一方の周波数の信号を入力して分周する分周器１４を、電圧制御発振器１９と位相比較器１７との間のＰＬＬ回路内の帰還ループ中に備える。 - 特許庁