「frequency loop」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

In a radio communication apparatus TR comprising a PLL frequency synthesizer and is equipped with transmission/reception functions of multiple modes is response to operation of a mode switchover means, a time constant switchover means 35, which switches over time constant circuits RC1 and RC2 for a loop filter 33 of the PLL frequency synthesizer 3 in linkage with operation of the mode switchover means, is provided.例文帳に追加

ＰＬＬ周波数シンセサイザを有して、モード切り換え手段の操作に応じて複数のモードの送受信機能を備えた無線通信機ＴＲにおいて、ＰＬＬ周波数シンセサイザ３のループフィルタ３３の時定数回路ＲＣ１，ＲＣ２をモード切り換え手段の操作に連動させて切り換える時定数切り換え手段３５を備えた。 - 特許庁

When the control part 7 controls the frequency divider 6 according to the temperature change, since the charges stored in the smoothing circuit of the loop filter 17 are not returned to the preset value, the synthesizer 1 retrains the oscillation frequency of the oscillator 5 from varying by a large amount; and consequently, it is possible to reduce phase noise in the synthesizer 1.例文帳に追加

これにより、シンセサイザ１は、温度変化に対応して制御部７が分周器６の制御を行う場合、ループフィルタ１７の平滑回路に蓄積された電荷を予め設定された値に戻さないので、発振器５の発振周波数が大きく変動することを抑制し、これにより、シンセサイザ１における位相雑音を低減させることができる。 - 特許庁

Once a detection signal from the amplifying circuit 3 is applied, a failure detecting circuit 6 compares the amplitude and/or frequency of the applied detection signal with a reference amplitude and/or reference frequency, and if both do not substantially agree, the first loop coil 1 or the amplifying circuit 3 is discriminated as being defective, and a defective signal is outputted.例文帳に追加

増幅回路３から故障検出回路６に検出信号が与えられると、故障検出回路６は、与えられた検出信号の振幅及び／又は周波数と基準振幅及び／又は基準周波数とを比較し、両者が略一致しない場合、第１ループコイル１又は増幅回路３が故障であるとして、故障信号を出力する。 - 特許庁

A crystal oscillator includes: a tuning fork crystal vibrator; an oscillation circuit including a temperature compensation circuit for continuously correcting an oscillation frequency change caused by the temperature of the vibrator, in a time domain; and a plurality of PLL (Phase-Locked Loop) circuit outputting a high frequency clock signal with the output of the oscillation circuit as source oscillation.例文帳に追加

本発明の水晶発振器は、音叉型水晶振動体と、この振動体の温度による発振周波数の変化を、時間領域で連続的に補正するための温度補償回路を含んだ発振回路とを備え、この発振回路の出力を源振として高周波クロック信号を出力する、複数のＰＬＬ（フェイズロックループ）回路を備える。 - 特許庁

Thus, sufficient setup time and hold time are secured to an internal clock signal intCLK generated by DLL(Delay Locked Loop) regarding a latch operation inside the register without depending high/low of frequency and the number of mounted devices if the frequency is within the desired range and unless the permitted number of devices is exceeded.例文帳に追加

それにより、所望とする周波数範囲内であると共に許容されるデバイス数を超えない限り、周波数の高低によらず且つデバイス搭載数によらず、レジスタ内部におけるラッチ動作に関し、ＤＬＬによって生成された内部クロック信号ｉｎｔＣＬＫに対して十分なセットアップタイム及びホールドタイムを確保することができる。 - 特許庁

This channel changeover device 100 is provided with a pilot signal generating circuit 1, a selection output circuit 2, a control circuit 3, a 1/L frequency-divider circuit 4, a phase comparator circuit 5, a loop filter 6, a voltage-oscillation control circuit 7, a 1/M frequency divider circuit 8, a selection clock control circuit 9, and a phase difference detection circuit 10.例文帳に追加

本発明の回線切り替え装置１００は、パイロット信号生成回路１と、選択出力回路２と、制御回路３と、Ｌ分周回路４と、位相比較回路５と、ループフィルタ６と、電圧発振制御回路７と、Ｍ分周回路８と、選択クロック制御回路９と、位相差検出回路１０と、を有して構成される。 - 特許庁

A PLL is configured to include: a reference frequency oscillator 1; a phase comparator 2; a loop filter 3, a voltage-controlled oscillator 4 having a first control voltage terminal 6 for high control sensitivity and a second control voltage terminal 7 for low control sensitivity; a frequency divider 5; and a changeover switch 8 for switching the first and second control voltage terminals 6, 7.例文帳に追加

基準周波数発振器１、位相比較器２、ループフィルタ３、制御感度の高い第１の制御電圧端子６と制御感度の低い第２の制御電圧端子７とを備えた電圧制御発振器４、分周器５、第１及び第２の制御電圧端子６、７を切り替える切替スイッチ８を備えてＰＬＬが構成される。 - 特許庁

To reduce the development costs of a clock generation circuit CG and a synchronous DRAM or the like for mounting it and to shorten the development period by realizing the clock generation circuit CG whose basic constituting element is a DLL(delay locked loop) circuit provided with sufficiently high frequency accuracy and a sufficiently short lock-in cycle and provided with a wide movable frequency band.例文帳に追加

ＤＬＬ回路を基本構成要素とし、充分に高い周波数精度と充分に短いロックインサイクルとを有し、かつ広帯域の可動周波数帯域を有するクロック発生回路ＣＧを実現して、クロック発生回路ＣＧ及びこれを搭載するシンクロナスＤＲＡＭ等の開発費用を削減し、その開発期間を短縮する。 - 特許庁

In the Costas loop, its carrier frequency control signal is corrected by extending the coherent addition time to the period of navigation data from a satellite, converting the I and Q correlation signals into multiple nominated frequencies, performing coherent and non-coherent additions on each of the nominated frequencies, and continuously calculating frequency deviations from a signal power distribution.例文帳に追加

コスタスループにおいて衛星からの航法データ周期までコヒーレント加算時間を延ばす一方、Ｉ，Ｑ相関信号を複数候補周波数に変換し、候補周波数毎にコヒーレント加算及びノンコヒーレントを行って、信号パワー分布から、常時、周波数ずれ量を求めて、コスタスループのキャリア周波数制御信号を修正する。 - 特許庁

The phase synchronization apparatus includes an oscillator gain setting member configured to discriminate a frequency by sequentially delaying an input clock after dividing the input clock at a prescribed division ratio and to generate an oscillation gain setting signal by using discriminated frequency information, and a phase locked loop (PLL) circuit configured to oscillate an output clock having a frequency corresponding to the oscillation gain setting signal in response to the input clock.例文帳に追加

本発明の位相同期装置は、入力クロックを所定の分周比で分周した後、順次遅延させる動作により周波数を判別し、前記判別された周波数情報を用いて発振器ゲイン設定信号を生成する発振器ゲイン設定手段と、前記入力クロックに応じて、前記発振器ゲイン設定信号に対応する周波数を有する出力クロックを発振させるＰＬＬ回路を含むことを特徴とする。 - 特許庁

To provide an on-die termination control method and an associated control circuit in which an on-die termination operation can be performed in desired timing by solving a clock domain error between a delay locked loop clock and an internal clock regardless of a frequency at which on-die termination operates.例文帳に追加

オンダイターミネーションが動作する周波数に関係なく、遅延固定ループクロックと内部クロックとの間のクロックドメインエラーを解決し、所望のタイミングにオンダイターミネーション動作を行うことができるオンダイターミネーション制御方法及びそれに係る制御回路を提供する。 - 特許庁

When the current reference oscillator 10 in use is switched to a spare reference oscillator 12, a frequency and phase locked loop having a phase comparator 34, an integrator 36 and an oscillator control circuit 35 is temporarily formed, with respect to the reference oscillator 12.例文帳に追加

現用系基準発振器１０から予備系基準発振器１２への切替に際し、位相比較器３４、積分器３６及び発振器制御回路３６を含む周波数及び位相ロックループを予備系基準発振器１２に関し一時的に形成する。 - 特許庁

A loop filter 14 gives a control voltage VC which smoothes the pulse train CP for generating a control voltage to the voltage control oscillator 15, and the voltage control oscillator 15 outputs the output clock CLK_B of the frequency corresponding to the control voltage VC.例文帳に追加

ループフィルタ１４は制御電圧生成用パルス列ＣＰを平滑化してなる制御電圧ＶＣを電圧制御発振器１５に与え、電圧制御発振器１５は制御電圧ＶＣに対応する周波数の出力クロックＣＬＫ＿Ｂを出力する。 - 特許庁

A voice coder of mixed domain linear prediction (MDLP) of the multimode of the closed loop, includes a high bit rate time domain coding mode, and a low bit rate frequency domain coding mode, and a mode selecting mechanism for selecting a mode based on a voice content of an input frame.例文帳に追加

閉ループのマルチモードの混合領域の線形予測（MDLP）の音声コーダは、高レートの時間領域コード化モードと、低レートの周波数領域コード化モードと、入力されたフレームの音声内容に基づいてモードを選択するモード選択機構とを含む。 - 特許庁

The two switches perform switching operation by a control circuit 3 dependent on an ambient temperature to selectively connect the capacitance banks to the first or second serial circuit, thereby forming a first or second oscillation loop 17, 18 for oscillation operation by a predetermined frequency.例文帳に追加

両スイッチは制御回路３により、周囲温度によって切換動作して容量バンクを第１又は第２直列回路と選択的に接続し、それぞれ所定の周波数で発振動作を行う第１又は第２発振ループ１７，１８を形成する。 - 特許庁

To suppress the transmission of unrequired signals by generating signals proportional to the leakage signal level of the local oscillator of a radio frequency converter or the like and canceling leakage by a feedback correction loop.例文帳に追加

ＲＦ送信器において、第１周波数変換器２０を通じて発生する局部発振器リーク信号のレベルを検出して、検出されたレベルに比例する検出器出力を生成する新規な手段を有する局部発振器リークキャンセル回路を実現する。 - 特許庁

A digital phase control loop circuit 120 receives both first and second fH signals and generates horizontal deflection control signals (HORDRIVE) for controlling the timing of the retrace period of the output stage 41 of a deflection circuit provided with the frequency 2×fH.例文帳に追加

デジタル位相制御ループ回路（１２０）がこれら第１と第２の両ｆ_H 信号を受入れて、周波数２×ｆ_H を有し、偏向回路の出力段（４１）のリトレース期間のタイミングを制御する水平偏向制御信号（ＨＯＲＤＲＩＶＥ）を発生する。 - 特許庁

The stable and process-independent RC time constant for the precise frequency response of automatic tuning is generated by using a feedback loop, which uses a voltage-control type resistor forcibly making a current equal to a reference current flow through an output node.例文帳に追加

自動同調における精密周波数応答のための安定な処理独立性ＲＣ時定数が、出力ノードを介して基準電流に等しい電流を強制的に流す電圧制御型抵抗器を使用するフィードバックループを使用して発生される。 - 特許庁

To provide a transmitter-receiver for data superimposed on a video signal that eliminates the need for a phase locked loop and a specific high frequency clock signal phase-locked to a integer multiple of a horizontal scanning period, has a simple configuration and is surely in operation without any adjustment and to provide its method.例文帳に追加

位相同期ループや水平走査周期の整数倍に位相同期した特定高周波クロック信号が不要であり構成が簡単且つ無調整で確実に動作する映像信号へのデータ重畳送受信装置およびその方法を提供する。 - 特許庁

To provide an antenna element which eliminates the need for restriction of installation place and adjustment of a resonance frequency of an antenna, and has stable characteristics with high convenience at the time of installation, and also to provide a loop antenna using the same and a radio communication medium processor.例文帳に追加

本発明は、設置場所の制限やアンテナの共振周波数の調整が不要で、設置時の利便性の高い安定した特性を有した、アンテナ素子及びそれを用いたループアンテナ並びに無線通信媒体処理装置を提供することを目的とする。 - 特許庁

To provide a loop antenna that can be utilized as an unbalanced antenna to which a microstrip line used in general by a high frequency circuit and an unbalanced line such as a coaxial cable can feed power and that can obtain a sufficient broadband characteristic.例文帳に追加

ループアンテナを高周波回路で一般的に用いられるマイクロストリップ線路や同軸ケーブルのような不平衡線路によって給電可能な不平衡アンテナとして利用することを可能とすると共に、ループアンテナにおいて十分な広帯域特性を実現する。 - 特許庁

A processor that executes respective loops is determined on the basis of calculation density found by analyzing input software 702 and calculated by dividing an arithmetic operation frequency in a loop by the size of data accessed in the loop, a data reference area size that is a total of areas where data is referred to, and a preliminarily prepared win-loss table in which wins and losses of execution times between the host processor 101 and an accelerator processor 104 are defined.例文帳に追加

入力ソフトウェア７０２を解析して求めた、ループ中の算術演算回数をループ中にアクセスするデータのサイズで除した計算密度と、データを参照する領域を合計したデータ参照領域サイズと、予め用意された前記ホストプロセッサ１０１と前記アクセラレータプロセッサ１０４との実行時間の優劣が定められている勝敗表とに基づいて、各ループを実行させるプロセッサを決定する。 - 特許庁

A sensor control circuit comprises an autonomously oscillating loop unit that generates sensor modulated signals resulting from superposing of AC signals output from a sensor over carrier signals having the same frequency as the AC signals, and an amplitude adjusting loop unit that digitally processes the result of comparison of the carrier signals with a reference voltage level and generates a control signal for adjusting the amplitude of the carrier signals.例文帳に追加

センサ制御回路は、センサから出力された交流信号の周波数と同じ周波数の搬送波信号に、前記交流信号を重畳したセンサ変調信号を生成する自律発振ループ部と、前記搬送波信号を基準電圧レベルと比較した結果をデジタル処理して、前記搬送波信号の振幅調整用の制御信号を生成する振幅調整ループ部と、を備える。 - 特許庁

In transferring heat from or to a workpiece supporter in a high-frequency coupled plasma reactor, this method includes: placing a coolant in an internal flow channel provided in the workpiece supporter; and transferring the heat from or to the coolant by circulating the coolant through a refrigeration loop in which the internal flow passage of the workpiece supporter constitutes an evaporator of the refrigeration loop.例文帳に追加

高周波結合プラズマリアクタにおいて、被加工物支持体から、又は、該支持体へ熱を伝達するに当たり、該被加工物支持体内に設けられている内部流路内に冷却剤を配置することと、該被加工物支持体の該内部流路が冷却ループの蒸発器を構成する該冷却ループを介して該冷却剤を循環させることにより、該冷却剤から、又は、該冷却剤へ熱を伝達させることとを含む。 - 特許庁

When transmitting an electromagnetic wave to the position indicator 210, by impressing AC voltage of a predetermined frequency by electromagnetic wave transmission circuits 28a and 29a on first and second closed loop circuits formed by successively selecting a plurality of gate wires G1 to Gn and source wires S1 to Sm, offset voltage is added to the AC voltage impressed on at least one of the first and second closed loop circuits.例文帳に追加

ゲート線Ｇ１〜Ｇｎ及びソース線Ｓ１〜Ｓｍを順次複数選択して形成した第１及び第２閉ループ回路に、電磁波送信回路２８ａ，２９ａによって所定の周波数の交流電圧を印加して位置指示器２１０に対し電磁波を送信する際に、第１及び第２閉ループ回路のうちの少なくとも一方に対して印加する交流電圧にオフセット電圧を加える。 - 特許庁

A control circuit 7a inputs frequency division number setting data, which are inputted to a frequency divider circuit 2, extracts (n) pieces of bits from a predetermined prescribed part in these data and outputs the gain control signal 13 to the gain switcher 6 so that the gain switcher 6 can switch the loop gain by controlling the switch elements corresponding to bit constitution of the extracted bits.例文帳に追加

制御回路７ａは、分周回路２に入力される分周数設定データを入力して、このデータのあらかじめ決められた所定部分からｎ個のビットを抽出し、抽出したビットのビット構成に応じて利得切替器６がスイッチ素子を制御してループ利得を切り替えるように利得切替器６に利得制御信号１３を出力する。 - 特許庁

In the frequency direct modulator performing frequency modulation by applying a voltage dependent on transmission data (DATA) to the control terminals V1 and V2 of a voltage controlled oscillator 24 not through a phase locked loop 6, temperature dependency of the terminal voltage at the time of PLL and of the unlocked modulation voltage is set to conform with the temperature dependency of a varicap diode.例文帳に追加

フェイズ・ロックト・ループ６を介さずに、送信データＤＡＴＡに依存した電圧を電圧制御発振器２４の制御端子Ｖ１，Ｖ２に与えて周波数変調を行う周波数直接変調装置において、ＰＬＬロック時の端子電圧とオープン後の変調電圧のそれぞれの温度依存性をバリキャップダイオードの温度依存性に合うように設定したことを特徴としている。 - 特許庁

The method of converting analog signal into digital signal is configured such that an excitation signal source 2 to output the excitation signal sinω_Et for exciting the rotation detector 1 is disposed independently from a negative feedback loop of a rotation signal processing means 3, and the excitation frequency ω_Et of the excitation signal sinω_Et is set at an optional fixed frequency.例文帳に追加

本発明によるアナログ信号のデジタル変換方法は、回転検出器１を励磁するための励磁信号ｓｉｎω_Ｅｔを出力する励磁信号源２が、回転信号処理手段３の負帰還制御ループから独立して設けられており、励磁信号ｓｉｎω_Ｅｔの励磁周波数ω_Ｅｔが任意の固定周波数に設定されている構成である。 - 特許庁

The job schedule 5 for calling each job by a mail loop and executing the job with respect to a plurality of jobs for controlling equipment divides each job into a plurality of groups according to the level of necessity of real time processing, sets priority for each group and performs calling control so as to restrict the calling frequency of for each cycle of the jobs belonging to the group having low priority to minimum tolerance frequency.例文帳に追加

機器を制御する複数のジョブに対して、各ジョブをメインループで呼び出して実行させるジョブスケジューラ5であって、各ジョブをリアルタイム処理の必要度に応じて複数のグループに分割するとともにグループ毎に優先度を設定し、優先度の低いグループに属するジョブの一サイクル当りの呼び出し頻度を最小許容頻度に制限するように呼び出し制御するジョブスケジューラ。 - 特許庁

In the semiconductor integrated circuit (high frequency IC) for communication which can operate in a mode for receiving a signal subjected to phase modulation and amplitude modulation and a mode for receiving a single subjected only to phase modulation, a frequency band of the loop filter (634) in a PLL circuit is switched to become wide in a reception mode and becomes narrow in a transmission mode.例文帳に追加

位相変調および振幅変調された受信信号を受信するモードと位相変調のみされた受信信号を受信するモードとで動作可能な通信用半導体集積回路（高周波ＩＣ）において、ＰＬＬ回路のループフィルタ（６３４）の周波数帯域を、受信モードでは大きく、送信モードでは小さくなるように切り替え設定するようにした。 - 特許庁

The antenna unit 200 includes: separation means 221, 231 and 232 for separating the superimposed signals into the high frequency signals and the control signals; a switch circuit 242 for switching loop antennas 211 and 212; and a control circuit 250 for controlling the switch circuit 242 based on the control signal separated by the separation means.例文帳に追加

アンテナユニット２００は、該重畳信号を高周波信号及び制御信号に分離する分離手段２２１，２３１，２３２と、ループアンテナ２１１，２１２を切り替えるスイッチ回路２４２と、分離手段により分離された制御信号に基づきスイッチ回路２４２を制御する制御回路２５０とを備えた。 - 特許庁

A communication device achieves wideband modulation where modulated data input in an oscillator is neither appeared for PLL to be disturbance nor limited by a PLL loop bandwidth by adopting a two-point modulation system in PLL 120a and 120b for carrying out frequency conversion of the modulated data.例文帳に追加

変調データの周波数変換を行なうＰＬＬにおいて２ポイント変調方式を採用することで、発振器に入力される変調データはＰＬＬにとって外乱とは見えなくなり、ＰＬＬのループ帯域幅に制限されない広帯域変調を実現することが可能となる。 - 特許庁

The 1st synthesizer 10 and the 2nd synthesizer 11 set the natural frequency of a phase locked loop of their own to be higher in the case of the strong input state with an H level of the switching control signal in comparison with the case of the weak input state with an L level of the switching control signal.例文帳に追加

第１シンセサイザ１０および第２シンセサイザ１１では、強入力状態ではなく切換え制御信号がＬレベルであるときに比べて、強入力状態であり切換え制御信号がＨレベルであるときに自己が持つ位相同期ループの固有周波数を高く設定する。 - 特許庁

By a method for matching a phase lock loop (PLL) used for detecting frequencies with a distance control system, using changes in vibration frequencies to changes in the distance between the probe and the surface of the sample as a voltage control oscillator, and matching them with a reference frequency, the distance between the probe and the surface of the sample is controlled.例文帳に追加

周波数検出に用いる位相同期ループ（ＰＬＬ）を距離制御系と一致させ、プローブ・試料表面の距離変化に対する振動周波数の変化を電圧制御発振器として用い、基準周波数に合わせる方法によりプローブ・試料表面の距離制御を行なう。 - 特許庁

To prevent operation from being made to be unstable by temperature, in a PLL (phase locked loop) apparatus which specifies whether an amplitude level of a reference frequency signal from the outside is settled within a proper range, and supplies a control voltage to a voltage controlled oscillator in accordance with whether the amplitude level is inside or outside of the proper range.例文帳に追加

外部からの基準周波数信号の振幅レベルの適正範囲内を特定し、その適正範囲の内外に応じて電圧制御発振器に制御電圧を供給するＰＬＬ装置において、温度により動作が不安定になることを防ぐこと。 - 特許庁

The circuit detects and analyses a jitter/wander component and a frequency sudden change state based on phase comparison data of a PLL part 100 that reproduces a clock of an SDH (Synchronous Digital Hierarchy) signal and an Ethernet signal from an OTN (Optical Transport Network) signal, and controls a loop gain of the PLL part 100 based on the result.例文帳に追加

本実施形態の回路は、OTN（Optical Transport Network）信号からSDH（Synchronous Digital Hierarchy）信号及びEthernet信号のクロックを再生するPLL部100の位相比較データを基に、ジッタ・ワンダ成分及び周波数急変状態を検出、解析し、その結果を基に、PLL部100のループゲインを制御することを特徴とする。 - 特許庁

To provide a PLL frequency synthesizer and a communication apparatus using the same which is miniaturizable, facilitates providing requirements for designing a PLL loop on the occasion of switching a target communication apparatus, and outputs a local oscillation signal having characteristics suited to each communication system.例文帳に追加

小型化が可能で、対応する通信システムを切り換えた場合のＰＬＬループの設計の条件出しが容易で、各通信システムに対応した特性の局部発振信号を出力することのできるＰＬＬ周波数シンセサイザおよびそれを用いた通信装置を提供することを目的とする。 - 特許庁

To provide a phase-locked loop circuit capable of adaptively correcting an influence of a phase error even in the case of an abrupt phase shift in an environment of frequency selective multipath phasing, a multicarrier CDMA system receiver using the same, and a phase locking method.例文帳に追加

周波数選択性マルチパスフェージングの環境下などでの急激な位相変動が起きた場合でも位相誤差の影響を適応的に補正することが可能な位相同期ループ回路及びこれを用いたマルチキャリアＣＤＭＡ方式受信機並びに位相同期方法を提供する。 - 特許庁

The signal outputted from the BPF 9 is, after being made to phase data by a phase computing element 10, formed to be phase data e and frequency data f of a signal phase-synchronized with the wobble signal by a PLL consisting of a phase comparator 11, a loop filter computing element 12 and a digital VCO 13.例文帳に追加

ＢＰＦ９から出力された信号は、位相演算器１０により位相データとされた後、位相比較器１１、ループフィルタ演算器１２及びディジタルＶＣＯ１３からなるＰＬＬにより、ウォブル信号に位相同期した信号の位相データｅと周波数データｆとされる。 - 特許庁

Besides, a PLL circuit is composed of the A/D converter 17, the adaptive equalizer 16, a phase error detecting circuit 9, a phase shift circuit 42, a D/A converter 11, a loop filter 12 and a variable frequency oscillating circuit 14 and a clock signal 15 becomes a clock with a phase synchronized to reproduced data.例文帳に追加

また、ＡＤ変換器１７、適応イコライザ１６、位相誤差検出回路９、位相シフト回路４２、ＤＡ変換器１１、ループフィルタ１２および可変周波数発振回路１４でＰＬＬ回路を構成し、クロック信号１５は、再生されたデータに位相同期したクロックとなる。 - 特許庁

The PLL circuit is provided with two kinds of phase comparators 1, 2 and a phase comparator with high precision is selected depending on the quantity of a phase difference between an input signal and an output of an oscillator 6 and an output of the selected phase comparator is given to a loop filter 5 so as to obtain high frequency accuacy and phase accuracy.例文帳に追加

２種類の位相比較器１，２を備え、入力信号と発振器６出力との間の位相差の大小によって精度の高い方の位相比較器を選択してループフィルタ５への入力とすることにより高い周波数精度と位相精度を得る。 - 特許庁

For an offset measuring mode, respective outputs of a phase error signal generating part (12, 14) and a frequency error signal generating part (18, 20) are disconnected, synchronization is established in an offset measuring synchronous loop (42, 44, 46, 30, 40), and an offset correction code ED_S at that time is identified and stored.例文帳に追加

オフセット計測モード中は、位相誤差信号生成部（１２，１４）および周波数誤差信号生成部（１８，２０）のそれぞれの出力を切り、オフセット計測同期ループ（４２，４４，４６，３０，４０）において同期を確立させ、そのときのオフセット補正コードＥＤ_Sを同定して保持する。 - 特許庁

The semiconductor integrated circuit is equipped with: an amplifier circuit which includes phase compensation capacitance C and has a feedback loop; and a stability judgment and adjustment circuit 2 which measures the amplitude of an output voltage from the amplifier circuit in a predetermined frequency and adjusts a capacitance value of the phase compensation capacitance based on a ratio of the amplitude.例文帳に追加

位相補償容量Ｃを含み帰還ループを有する増幅回路と、所定の周波数における前記増幅回路の出力電圧の振幅を測定し、前記振幅の比に基づいて前記位相補償容量の容量値を調整する安定性判定調整回路２と、を備える。 - 特許庁

Then, in the state of fixedly controlling the running speed of the recording medium 2, a frequency signal generated accompanying the rotation or the movement of the head 4 is detected, and the signal after passing it through a phase locked loop circuit 7 is used as a synchronizing signal, and the information is recorded in the recording medium 2.例文帳に追加

そして、記録媒体２の走行速度を一定に制御した状態で、ヘッド４の回転又は移動に伴って発生される周波数信号を検出し、これを位相同期ループ回路７に通した後の信号を同期信号として用いて記録媒体２に情報を記録する。 - 特許庁

When TA occurs, first the cutoff frequency of a high-pass filter to which a data read signal is input is increased and the loop gain of a low-order FIR filter 215 connected in series with an FIR filter 214 is increased as much as possible.例文帳に追加

本発明の一実施形態において、ＴＡが発生した場合、まず、データ読み出し信号が入力されるハイパス・フィルタのカット・オフ周波数を高くすると共に、ＦＩＲフィルタ２１４に直列に接続された低次数ＦＩＲフィルタ２１５のループゲインをできるだけ高くする。 - 特許庁