「integrated process」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a timing control circuit for a semiconductor integrated circuit device capable of suppressing a control signal given to a control object circuit of the semiconductor integrated circuit device from being fluctuated due to variations of a manufacture process, a power supply voltage and ambient temperature or the like.例文帳に追加

半導体集積回路装置の制御対象回路に与える制御信号が製造プロセスや電源電圧、周囲温度などの変動によって変動するのを抑制すること。 - 特許庁

To facilitate a bonding process for mounting an antenna integrated element on a flat surface of a silicon hemispherical lens, to improve the positioning accuracy of the antenna integrated element, and to avoid an influence of a stress at the time of the mounting.例文帳に追加

アンテナ集積素子をシリコン半球レンズの平面上に実装するボンデイング工程を容易にする、アンテナ集積素子の位置決め精度を向上させる、実装時の応力の影響を回避する。 - 特許庁

To provide an integrated component table creation system for creating an integrated component table which grasps the configuring components of an article or the assembly figure, single article figure, inspection content, and production process.例文帳に追加

物品の構成部品や組立図、単品図、検査内容、生産工程を把握することが可能な統合化部品表を作成することができる統合化部品表作成システムを提供する。 - 特許庁

To provide an analog semiconductor integrated circuit causing no hot carrier problems even when the integrated circuit is used in a wide range of operation power supply voltage by employing the manufacture process of an effective channel length of ≤1 μm.例文帳に追加

１μｍ以下の実効チャネル長の製造プロセスを用いて広い動作電源電圧で使用した場合にもホットキャリア問題を発生させないようにしたアナログ半導体集積回路を提供する。 - 特許庁

To provide a method of manufacturing an integrated circuit element, capable of reducing impurities such as hydrogen to be diffused in the element during a manufacturing process and the integrated circuit element thereby.例文帳に追加

水素のような不純物がその製作過程中に集積回路素子に拡散することを減少させうる集積回路素子の製造方法及びこれによる集積回路素子を提供する。 - 特許庁

The integrated management method comprises forming the integrated database h for writing various pieces of information for manufacture, installation process and maintenance management to the database e, f, and g as needed, respectively, and collectively storing the information.例文帳に追加

製作・据え付けプロセス，および，維持管理に関する各種情報をそれぞれデータベースｅ，ｆ，ｇに随時書き込み、その情報を一括して格納する統合データベースｈを作成する統合管理方法。 - 特許庁

Manufacturing processes are constituted of a process for spreading the adhesive agent to the transparent dampproof sheet 11, a process for mounting the integrated light receiving element 15 on a circuit board 16, a process for sticking intermediate components which are manufactured in these processes, and a process for assembling the CCD device and the outer frame 18.例文帳に追加

製造工程は、透明防湿シート１１への接着剤塗布工程、回路基板１６への集積受光素子１５の搭載工程、これら工程で作成された中間部品の貼付工程、及びＣＣＤ装置と外枠１８の組立工程より構成される。 - 特許庁

For example, an integrated circuit chip may be fabricated at an untrusted foundry, and by later it is checked that authenticity of the integrated circuit chip to be based on a valid usage of an original source code file associated with a semiconductor manufacturing process of the integrated circuit chip can be verified or not.例文帳に追加

たとえば、集積回路チップは信頼のできないファウンドリにおいて製造され、後に、集積回路チップが、その集積回路チップの半導体製造プロセスに関する元となるソースコードファイルの正当な利用にもとづく真性品であることを検証する。 - 特許庁

To provide a process for forming the interconnections of a semiconductor integrated circuit, capable of stabilizing the characteristics and operation of the integrated circuit by preventing bridge phenomenon where adjacent interconnections are short-circuited due to turning into high density of semiconductor integrated circuits.例文帳に追加

半導体集積回路が高密度化されることによって互いに隣接する配線が短絡されるブリッジ現象を防止して、集積回路の特性及び動作を安定化させることができる半導体集積回路の配線製造方法を提供する。 - 特許庁

To provide a method to form vias and grooves without making ridges and crowns in a double etching process used in the production of integrated circuits.例文帳に追加

集積回路製作で用いられる二重食刻プロセスで、リッジとクラウンとを作らずにビアと溝とを形成する方法を提供する。 - 特許庁

The outer ring body member 411 and the outer ring side raceway surface forming member 412 can be reliably integrated with each other in a simple process.例文帳に追加

簡単な工程で、外輪本体部材４１１と外輪側軌道面形成部材４１２を確実に一体化することができる。 - 特許庁

Plural services independently existent up to the moment are integrated and plural documents are managed as a document set for the unit of a job process.例文帳に追加

今まで独立に存在していた複数のサービスが統合され、複数のドキュメントが業務プロセス単位でドキュメントセットとして管理される。 - 特許庁

An integrated seamless diagnostic device 1 collects diagnostic data related to the operation of one communication link which supports one process control protocol.例文帳に追加

統合シームレス診断デバイスは、１つのプロセス制御プロトコルをサポートする１つの通信リンクの動作に関する診断データを収集する。 - 特許庁

Moreover, the input control means 21 allows integrated process by providing the notification of some output addresses to the address management means 24.例文帳に追加

また、入力制御手段２１は、アドレス管理手段２４へ複数の出力先アドレスを通知して統合的な処理を可能とする。 - 特許庁

To provide a method and a system for generating integrated circuit (IC) simulation information regarding an effect of design and fabrication process decisions.例文帳に追加

本発明は、デザインと製作プロセスの決定の影響に関する集積回路(ＩＣ)シミュレーション情報の生成法と生成システムを含む。 - 特許庁

To provide a gate forming method of a semiconductor element having no leakage current in a manufacturing process for a high-integrated fast element.例文帳に追加

高集積高速素子の製造工程において漏洩電流が発生しない半導体素子のゲート形成方法を提供すること。 - 特許庁

To provide a semiconductor integrated device, having a structure adapted to reduce thermal resistance and simplify the manufacturing process.例文帳に追加

熱抵抗の低減を図ると共に、製造工程の簡略化を図ることが可能な構造を有する半導体集積装置を提供する。 - 特許庁

In another manufacturing process of the integrated circuit, the multi-layer silicon carbide stack is used as a hard mask for fabricating an inter-element wiring structure.例文帳に追加

別の集積回路製造プロセスにおいて、多層炭化ケイ素スタックは、素子間配線構造を作るためのハードマスクとして使用される。 - 特許庁

In another manufacturing process of an integrated circuit, the above silicon carbide layer is used as an anti-reflection coating(ARC) for DUV lithography.例文帳に追加

別の集積回路の製造処理では、上記炭化ケイ素層がＤＵＶリソグラフィ用に反射防止コーティング（ＡＲＣ）として使用される。 - 特許庁

WINDOW DISPLAY UNIT, WINDOW DISPLAY PROCESS, WINDOW DISPLAY PROGRAM, RECORDING MEDIUM RECORDING WINDOW DISPLAY PROGRAM, AND WINDOW DISPLAY INTEGRATED CIRCUIT例文帳に追加

ウィンドウ表示装置、ウィンドウ表示方法、ウィンドウ表示プログラム、ウィンドウ表示プログラムを記録した記録媒体、ウィンドウ表示集積回路 - 特許庁

In a copper metallization process in a semiconductor integrated circuit, TaCN is used as a barrier layer in order to prevent the diffusion of a copper metal layer.例文帳に追加

半導体集積回路における銅金属化プロセスにおいて、銅金属層拡散を防止するためのバリア層としてTaCNを用いる。 - 特許庁

In addition, an electrically connected structure is formed between the light emitting diode 302 and the driver integrated circuit 304 in a photographic process.例文帳に追加

またフォトリソグラフィ工程により、発光ダイオードアレイ３０２とドライバ集積回路３０４との間に電性接続構造を形成する。 - 特許庁

As a process (S1) for a circuit diagram preparation means, a designer describes a semiconductor integrated circuit by use of a symbol to prepare a circuit diagram.例文帳に追加

回路図作成手段の処理（Ｓ１）として、設計者がシンボルを使用して半導体集積回路を記述して回路図を作成する。 - 特許庁

To achieve a memory cell with which no needless areal overhead is produced in a semiconductor integrated circuit even when an advanced manufacturing process is applied thereto.例文帳に追加

半導体集積回路において、進んだ製造プロセスにおいても、無駄に面積のオーバーヘッドが生じないメモリセルを実現する。 - 特許庁

To provide a controlled voltage circuit for compensating a variation of performance in an integrated circuit caused by voltage supply, a temperature and a process variation.例文帳に追加

供給電圧、温度、及びプロセス変動による集積回路の性能変動を補償するための被制御電圧回路を提供する。 - 特許庁

To provide a shape inspection system in which changes in patterns during a developing process of a micropattern such as a semiconductor integrated circuit can be browsed.例文帳に追加

半導体集積回路等の微細パターンの開発工程におけるパターンの変遷を閲覧可能な形状検査システムを提供する。 - 特許庁

To substantially prevent changes in the optical functions of an optical anisotropic layer in the production process of an integrated elliptically polarizing plate.例文帳に追加

一体型楕円偏光板の製造工程において、光学異方性層の光学的機能が実質的に変動しないようにする。 - 特許庁

To solve starting problems of a semiconductor integrated circuit designed under the condition that process variance is compensated by controlling an operating voltage.例文帳に追加

動作電圧を制御してプロセスばらつきを補償する条件で設計した半導体集積回路の起動問題を解消する。 - 特許庁

To reduce the size of a memory cell, without complicating the manufacturing process, in a semiconductor integrated circuit with an EEPROM incorporated therein.例文帳に追加

ＥＥＰＲＯＭを内蔵した半導体集積回路において、製造プロセスを複雑化することなく、メモリセルのサイズを小さくする。 - 特許庁

To provide an integrated circuit, containing a demodulation finger which variably extracts symbols in the demodulation process of a spectrum diffusion signal.例文帳に追加

スペクトル拡散信号の復調プロセスにおいてシンボルを可変的に抽出する復調フィンガーを含む集積回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of ensuring a short power supply start-up time regardless of variation in manufacturing process conditions.例文帳に追加

製造プロセス条件の変動に関わらず短い電源立ち上げ時間を確保することが可能な半導体集積回路を提供する。 - 特許庁

To provide manufacturing equipment (system) for obtaining a high- cleanliness process for the manufacture of the semiconductor element of a semiconductor integrated circuit, etc.例文帳に追加

半導体集積回路等の半導体素子の作製において、清浄度の高いプロセスを得るための作製装置（システム）を提供する。 - 特許庁

To provide a highly reliable memory element which can be mass-integrated easily and inexpensively, and to provide its fabricating process.例文帳に追加

大量に集積することが容易で、安価に実現可能であり、しかも信頼性の高いメモリ素子とその製造技術を提供すること。 - 特許庁

The provider's input is integrated into the sorted linguistic data before the collation creation process is applied to the sorted linguistic data.例文帳に追加

提供者の入力は、並べ替え作成プロセスがソートされた言語データに適用される前に、ソートされた言語データに組み込まれる。 - 特許庁

The integrated operation management server 1 counts the number of the messages according with the filter condition in each filter in a process of extraction processing.例文帳に追加

前記抽出処理の過程で、統合運用管理サーバ１は、フィルタ条件に一致したメッセージの数をフィルタ毎にカウントしておく。 - 特許庁

A method for manufacturing the stator winding includes: a deformation holding process in which an assembled conductor integrated body CG (one or more conductors) is deformed and held in a direction against a restoring force for restoring it into a curved shape; and a sequence assembling process in which the conductor integrated bodies CG are sequentially assembled into a clearance generated between the conductor integrated bodies CG.例文帳に追加

組み付け済みの導線集積体ＣＧ（一つ以上の導線）を、曲線形状に復元しようとする復元力に抗する方向に変形して保持する変形保持工程と、導線集積体ＣＧの相互間に生じるクリアランス内に導線集積体ＣＧを順次組み付ける順次組付工程とを行う。 - 特許庁

The method of automatically forming the integrated circuit layout includes: a process 510 of determining a first cell height; a process 520 of manufacturing a plurality of standard cells each having the first cell height; and a process 530 of forming the integrated circuit layout from the plurality of standard cells by arranging and wiring the plurality of standard cells.例文帳に追加

集積回路レイアウトを自動的に形成する方法は、第１のセル高さを決定する工程５１０と、第１のセル高さを有する複数の標準的なセルを製作する工程５２０と、複数の標準的なセルから、複数の標準的なセルを配置配線させることにより集積回路レイアウトを形成させる工程５３０とを含む。 - 特許庁

The semiconductor integrated circuit is manufactured by giving a process S1 for measuring characteristics of the semiconductor integrated circuit, a process S2 for distributing them for a plurality of purposes based on the result of measurement S1, and a process S5 for performing work or processing on at least one or more purposes in a plurality of purposes for adapting them to the purposes.例文帳に追加

半導体集積回路の特性を測定する工程Ｓ１と、この測定Ｓ１の結果に基づいて、複数の用途に振り分ける工程Ｓ２と、これら複数の用途のうち、少なくとも１つ以上の用途について、その用途に適合させるために、加工もしくは処理を行う工程Ｓ５とを有して半導体集積回路の製造を行う。 - 特許庁

The IC tag 6a integrated with the adhesive layers 5a and 5b into a single body is removed in a dust removing process of the waste paper regeneration process, and the IC chip and fragments of the antenna 15 are not included in regenerated pulp.例文帳に追加

接着層５ａと５ｂと一体化したＩＣタグ６ａは、古紙再生工程の除塵工程において除去され、再生パルプにはＩＣチップ１３やアンテナ１５の破片は含まれない。 - 特許庁

To provide a method for producing flash memory device with which a cell area can be miniaturized and highly integrated by making an etching process for defining a floating gate into anisotropic etching process.例文帳に追加

フローティングゲートを定義するためのエッチング工程を非等方性エッチング工程とすることにより、セル面積を最小化し且つ高集積化できるようにしたフラッシュメモリ素子の製造方法の提供。 - 特許庁

The adhesive layer 19 integrated with the IC chip 13 and the antenna 15 is removed in the dust removing process of the used paper recycling process, so that fragments of the IC chip 13 and the antenna 15 are not included in a recycled pulp.例文帳に追加

ＩＣチップ１３、アンテナ１５と一体化した接着層１９は、古紙再生工程の除塵工程において除去され、再生パルプにはＩＣチップ１３やアンテナ１５の破片は含まれない。 - 特許庁

To control the frequency characteristics of an on-chip antenna, produced on an Si semiconductor substrate having an inevitable parasitic capacitance together with an integrated circuit, freely to a desired value after wafer process manufacturing process.例文帳に追加

寄生容量が回避できないＳｉ半導体基板上に集積回路と一緒に製造するオンチップアンテナにおいて、その周波数特性をウエハプロセス製造工程後に自在に所望値へ制御する。 - 特許庁

Specifically, a lower magnetic substrate 2 is formed in the first process S1 and in the second process S2, an electrode sheet 3 having the coil electrode 30 and a lower resin sheet 31 integrated is formed.例文帳に追加

具体的には、第１の工程Ｓ１において、下部磁性基板２を形成し、第２の工程Ｓ２において、コイル電極３０と下の樹脂シート３１とが一体となった電極シート３を形成する。 - 特許庁

To provide a photoresist composition having such resist characteristics that a line-and-space (1:1) with a pattern process accuracy of ≤90 nm can be achieved with a satisfactory shape in the lithographic process for a semiconductor integrated circuit.例文帳に追加

半導体集積回路のリソグラフィーによるパターン加工精度として９０ｎｍ以下のライン・アンド・スペース（１：１）を良好な形状で達成可能なレジスト特性を有するホトレジスト組成物を提供する。 - 特許庁

Objet information 8 is read in an object information reproduction process 17, the information 8 and the video information 7 are integrated by an object reflection process 18 to reflect the object information onto the video image.例文帳に追加

被写体情報再生工程１７にて被写体情報８を読み出し、これと映像情報７を被写体反映工程１８にて統合し、映像上に被写体情報を反映させる。 - 特許庁