「integrated process」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To obtain a method for fabricating an embedded integrated circuit, using decreased number of masking levels and an improved etching process.例文帳に追加

埋込み集積回路を減少した数のマスキング・レベルと改善エッチング・プロセスで以て製作する方法を提供する。 - 特許庁

The plurality of acoustic resonators are to be formed on the board using a similar method, such as a manufacturing process of integrated circuits etc.例文帳に追加

基板上に、集積回路製造プロセス等と同様の手法を用いて複数の音響共鳴器を形成する。 - 特許庁

A plurality of pieces of the image data performed a reduction process are recorded into the single recording paper, after being integrated by the image recording unit 16.例文帳に追加

そして、縮小処理された複数の画データを画像記録部１６にて１枚の記録紙に集約して記録する。 - 特許庁

Additional features and techniques may be integrated with the liquefaction process, including a water-removing cycle and a carbon dioxide-removing cycle.例文帳に追加

水除去サイクル及び二酸化炭素除去サイクルを含む追加の特徴及び技術を液化プロセスに組み込んでもよい。 - 特許庁

To manufacture a semiconductor integrated circuit accommodating a complicate clock selection circuit by a simple arrangement clustering process.例文帳に追加

雑なクロック選択回路に対応できる半導体集積回路を、簡単な配置クラスタリング工程で作製できるようにする。 - 特許庁

In yet another integrated circuit fabrication process, a multilayer amorphous carbon anti-reflective coating is used for DUV lithography.例文帳に追加

さらに別の集積回路製造工程では、多層アモルファスカーボン反射防止膜がＤＵＶリソグラフィのために用いられる。 - 特許庁

To provide the manufacturing method of a semiconductor integrated circuit package, which reduces the quantity consumed of an expensive UV tape used for the manufacturing process of the integrated circuit package, and whose manufacturing cost can be reduced.例文帳に追加

集積回路パッケージの製造工程に用いられる高価なＵＶテープの使用量を削減し、製造コストを低減できる半導体集積回路パッケージの製造方法を提供する。 - 特許庁

Thus, after the sequence assembling process in a state where the clearance between the conductor integrated bodies CG is secured, the conductor integrated bodies CG are sequentially assembled by using holder members 20.例文帳に追加

こうして導線集積体ＣＧ相互間のクリアランスが確保された状態で順次組付工程を行い、ホルダ部材２０を用いて導線集積体ＣＧを順次組み付ける。 - 特許庁

A method is provided for converting an integrated circuit design into a set of masks for fabrication of an integrated circuit that optimizes use of the edge base imaged transfer mask process.例文帳に追加

そのエッジ・ベースのイメージ転写マスク・プロセスの使用を最適化する集積回路の形成用の１組のマスク・セットに集積回路設計を変換するための方法を対象とする。 - 特許庁

To provide a method of testing a semiconductor wafer and an integrated circuit which increases the efficiency of the utilization of a space for test structures in scribed lines formed in an integrated circuit process.例文帳に追加

集積回路プロセスにおいて形成されるスクライブライン内において、テスト構造のためのスペース利用の効率を増大させた、半導体ウエハおよび集積回路のテスト方法を提供する。 - 特許庁

To simultaneously select a plurality of candidates for image forming devices which process a job to be integrated after being output distributively in time of a single job processing to be integrated with a sheet post-processing.例文帳に追加

シート後処理を伴って統合される１つのジョブ処理時に、分散出力された後統合すべきジョブを処理する画像形成装置候補を同時に複数選択することである。 - 特許庁

To provide an inspection method for a semiconductor integrated circuit including an equalization process for generating a burn-in test pattern for equalizing the number of times of toggling on each element level of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の各素子レベルでのトグル回数を平準化するバーンインテストパターンを生成する平準化工程を含む半導体集積回路の検査方法の提供。 - 特許庁

To provide a layout method, a manufacturing method and a layout program for a semiconductor integrated circuit for reducing a period required for an OPC process without deteriorating characteristics of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の特性を劣化させることなく、ＯＰＣ処理に要する時間を低減する半導体集積回路のレイアウト方法、製造方法及びレイアウトプログラムを提供する。 - 特許庁

A two-conductor circuit 116 excites the integrated circuit, transmits a sensed process variable to a bus adaptor module 102, and transmits data from the bus adaptor module 102 to the integrated circuit 110.例文帳に追加

２導体回路１１６は集積回路を励起し、感知されたプロセス変数をバスアダプタモジュール１０２に伝え、かつバスアダプタモジュール１０２から前記集積回路１１０へデータを伝える。 - 特許庁

Provided are integrated electronic components which include a waveguide microstructure formed by a sequential build process and an electronic device, and a method of forming such integrated electronic components.例文帳に追加

提供されるのは、逐次構築プロセスによって形成される導波路微細構造、および電子デバイスを含む集積電子部品、ならびにかかる集積電子部品を形成する方法である。 - 特許庁

To surely detect any failure generated in a semiconductor manufacturing process even in a semiconductor integrated circuit in which the current values of the rest time power source currents of each element constituting a semiconductor integrated circuit and the fluctuation of the current values are both large, and the inter-semiconductor integrated circuit fluctuation due to a process parameter is large.例文帳に追加

半導体集積回路を構成する各素子の静止時電源電流の電流値とこの電流値のばらつきとが大きく、さらにプロセスパラメータによる半導体集積回路間のばらつきが大きな半導体集積回路であっても、半導体製造プロセスで発生した不具合を確実に検出すること。 - 特許庁

To provide a method to reduce pickup failures or die bonding process failures by rapidly reducing the thickness of a chip at a chip pickup process after dicing or a die bonding process in an assembling process from among manufacturing processes of a semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置の製造工程のうちの組立工程におけるダイシング後のチップのピックアップ工程またはダイ・ボンディング工程では、急速なチップの薄膜化によって、ピックアップ不良またはダイ・ボンディング工程不良の低減方法を提供する。 - 特許庁

This inspection method for the semiconductor integrated circuit includes a burn-in pattern generating process for generating a burn-in test pattern for performing a burn-in test for the integrated circuit, and the generating process is characterized by including an equalization process for generating an equalization burn-in test pattern equalizing the number of times of toggling on each element level of the semiconductor integrated circuit.例文帳に追加

本発明による半導体集積回路の検査方法は、前記半導体集積回路のバーインテストを行うためのバーンインテストパターンを生成するバーンインパターン生成工程を含み、該バーンインパターン生成工程は、前記半導体集積回路の各素子レベルでのトグル回数を平準化する平準化バーンインテストパターンを生成する平準化工程を含むことを特徴とする。 - 特許庁

To provide an integrated graphical runtime interface that provides a safe and highly available environment to a process control system.例文帳に追加

安全で高度に可用性の高い環境をプロセス制御システムに提供する統合グラフィック実行時インタフェースを提供する。 - 特許庁

To provide a frequency division circuit having a large operation margin in a drive circuit integrated type display apparatus using a low temperature polysilicon process.例文帳に追加

低温ポリシリコンプロセスを用いた駆動回路一体型の表示装置において、動作マージンの大きな分周回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit wherein breakdown and deterioration are prevented in a gate oxide film caused by charge-up in a manufacturing process.例文帳に追加

製造工程におけるチャージアップによるゲート酸化膜の破壊、劣化を防止する半導体集積回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit and an inspection method for properly and easily performing debugging in a manufacturing process or the like.例文帳に追加

本発明は、製作過程等におけるデバッグを適切かつ容易に行う半導体集積回路及び検査方法に関する。 - 特許庁

To achieve high-speed operation of a circuit by performing a salicide process on a thin film integrated circuit without a risk of damage to a glass substrate.例文帳に追加

ガラス基板の損傷を懸念することなく、薄膜集積回路にサリサイドプロセスを行い、回路の高速動作を達成する。 - 特許庁

To provide a skin integrated foam capable of preventing liquid leakage from sutured part without increasing the number of process.例文帳に追加

作業工数を追加することなく表皮の縫合部位からの液漏れを防止できる表皮一体発泡体の提供を図る。 - 特許庁

To provide a roof tile integrated solar battery panel structure for enhancing moistureproof performance, reducing a manufacturing process, and restraining member cost.例文帳に追加

防湿性を高め、しかも製造工程を削減でき、部材コストを抑えた瓦一体型太陽電池パネルの構造を提供する。 - 特許庁

Protection shall not apply to any concept, process, technology or any coded information stored in the layout design of an integrated circuit. 例文帳に追加

保護は、集積回路の回路配置に保存された、概念、過程、技術又はコード化された情報には与えられてはならない。 - 特許庁

In the other process for manufacturing an integrated circuit, an anti- reflective coating film of multi-layered amorphous carbon is used for DUV lithography.例文帳に追加

さらに別の集積回路製造工程では、多層アモルファスカーボン反射防止膜がＤＵＶリソグラフィのために用いられる。 - 特許庁

To provide a process and a structure associated with a vertical MOSFET device and a capacity for use in an integrated circuit.例文帳に追加

集積回路に用いるための垂直ＭＯＳＦＥＴデバイス及び容量に関連したプロセス及び構成を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of reducing time until an intended process is executed when a predetermined event occurs.例文帳に追加

所定のイベントが発生したときに所望の処理をするまでの時間を短縮できる半導体集積回路を提供する。 - 特許庁

To provide a high-gain bipolar junction transistor that can be integrated with a CMOS process, and its forming method.例文帳に追加

ＣＭＯＳ工程に統合されることができる高利得を有するバイポーラ接合トランジスタ及びその形成方法を提供する。 - 特許庁

To provide technology using an integrated device hierarchy to automatically manage failure data in a process control system.例文帳に追加

プロセス制御システム中の故障情報を自動的に管理するために統合された装置階層を使用する技術を提供する。 - 特許庁

In another process for manufacturing an integrated circuit, the amorphous carbon film is an anti-reflective coating film (ARC) for deep ultraviolet(DUV) lithography.例文帳に追加

別の集積回路製造工程では、アモルファスカーボン膜は深紫外線（ＤＵＶ）リソグラフィのための反射防止膜（ＡＲＣ）である。 - 特許庁

CMOS/MEMS INTEGRATED INK JET PRINTING HEAD HAVING HEATER ELEMENT FORMED IN CMOS PROCESS, AND MANUFACTURING METHOD THEREFOR例文帳に追加

ＣＭＯＳ工程で形成したヒーター要素を有するＣＭＯＳ／ＭＥＭＳ集積型インクジェット印刷ヘッド及びその製造方法 - 特許庁

ASYNCHRONOUS CODE TEST METHOD, COMPUTER PROGRAM PRODUCT, COMPUTER SYSTEM, AND PROCESS (ASYNCHRONOUS CODE TEST IN INTEGRATED DEVELOPMENT ENVIRONMENT (IDE))例文帳に追加

非同期コード・テスト方法、コンピュータ・プログラム製品、コンピュータ・システムおよびプロセス（統合開発環境（ＩＤＥ）における非同期コード・テスト） - 特許庁

All jujutsu-related schools' kata, including Kodokan judo's, was integrated; the integration process was carried on the July 2006 issue of the monthly magazine 'The Martial Arts.' 例文帳に追加

講道館柔道を含む全柔術流派を統合する形であった（月刊「武道」2006年7月号に経緯が掲載される）。 - Wikipedia日英京都関連文書対訳コーパス

To provide a touch screen panel integrated liquid crystal display device with small thickness, in which the time and cost of a process are reduced.例文帳に追加

工程時間及び工程コストを減少させ、厚さが薄いタッチスクリーンパネル一体型液晶表示装置を提供する。 - 特許庁

Furthermore, the printed board integrated with a metal conductor is manufactured in a simple process where the metal conductor 1 constructing the bus bar and the printed board 2 are integrated, so that the manufacturing process can be simplified, as compared with conventional types wherein the electrical connections between the bus bar and the printed board are executed in a separate process.例文帳に追加

また、バスバーを構成する金属導体１とプリント基板２とを一体化した金属導体一体型プリント基板を簡素な工程によって製造することが可能となり、従来のようにバスバーとプリント基板との電気的な接続を別工程で行うものと比べて、製造工程の簡略化を図ることも可能となる。 - 特許庁

The testing method of the semiconductor integrated circuit device is so constituted that testing items of the semiconductor integrated circuit device (30) can be changed on the basis of testing result in the manufacturing steps of the semiconductor integrated circuit device by testing (20) the manufacturing process of the semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置の試験方法であって、前記半導体集積回路装置の製造工程において検査を行い（２０）、該半導体集積回路装置の製造工程における検査結果に基づいて、該半導体集積回路装置の試験項目を可変にする（３０）ように構成する。 - 特許庁

To provide a process for fabricating a highly reliable semiconductor device or an integrated circuit by simplifying a process for forming a wiring layer or a contact hole through minimum dimension control of 0.1 nm or less.例文帳に追加

０．１ｎｍ以下の最小寸法制御で、配線層やコンタクト孔形成工程を簡略化し、信頼性の高い半導体装置あるいは集積回路の製造方法を提供する。 - 特許庁

To provide a manufacturing method for a bearing-integrated type pulley, capable of washing a painting object face of a pulley without leaving an unwashed area, in a washing process that is a preprocess of a painting process.例文帳に追加

プーリの塗装対象面を塗装工程の前工程である洗浄工程で未洗浄領域なく洗浄することができる軸受一体型プーリの製造方法を提供すること。 - 特許庁

This method is applied as the complemental process or the replaced process of various lithographic processes in the manufacture of an integrated circuit or other micro devices.例文帳に追加

これは、集積回路その他のマイクロデバイスの製造における種々のリソグラフィ処理工程の相補的な工程として、又は置換工程として適用することができる技術である。 - 特許庁

To improve throughput, when carrying out crystallization of a semiconductor film by a laser and to improve a process margin in a process for producing a liquid crystal display device which is integrated with peripheral circuits.例文帳に追加

周辺回路を一体化した液晶表示装置の製造方法に関し、レーザによる半導体膜の結晶化を行う際のスループットを向上し、プロセスマージンを向上すること。 - 特許庁

To provide a porous silica material having better properties suitable for being used for microelectronic manufacturing, and a process for material manufacturing which is easily integrated to a manufacturing process flow.例文帳に追加

マイクロエレクトロニクス製造に使用するのにより適当なより良い性質を有する多孔シリカ材料、及び製造プロセスフローに容易に統合されるような材料生成用プロセスを提供する。 - 特許庁

Since the sleeve 4, the coupling bush 5 and the dynamic vibration proof part 6 are formed as an integrated formed body, one forming process and one fitting process will be sufficient for manufacturing the damper.例文帳に追加

スリーブ４とカップリングブッシュ５及び動的吸振部６が、一体の成形体をなすため、その成形工程及び嵌合工程を、それぞれ一工程として製作することができる。 - 特許庁

To improve a manufacturing process of a three-dimensional integrated circuit chip or a wafer assembly, and further in detail, to make it possible to process chips in an arrayed state on a wafer before arranging the chips as stack.例文帳に追加

三次元集積回路チップまたはウエハ・アセンブリの製造プロセス、より詳細には、チップをスタックとして配置する前に、ウエハ上に配列された状態でチップを加工すること。 - 特許庁