「interlayer connection」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a lamination wiring board which makes filing of a via hole easy when an interlayer connection structure, wherein the thickness of an insulation layer is relatively large, is formed and enables high density pattern formation.例文帳に追加

絶縁層の厚さが比較的大きい層間接続構造を形成する際のビアホールの充填を容易にし，高密度なパターン形成ができる積層配線板およびその製造方法を提供すること。 - 特許庁

The sheet which is used as each layer of the electronic component when the stacked electronic component is formed has constitution which includes an internal circuit electrode and an interlayer connection post inside.例文帳に追加

積層型の電子部品を形成する際に用いられる電子部品の各層として用いられるシートについて、その内部に内部回路電極と層間接続ポストとを包含する構成とする。 - 特許庁

Further, removal of the rust-proof processing layer 17 corresponding to an interlayer connection hole 33 with a plating preprocessing prior to desmearing processing after laser processing or to the formation of the copper plating 31 can be facilitated.例文帳に追加

なお、層間接続孔３３に対応する部位の防錆処理層１７の除去は、レーザ加工後のデスミア処理または銅めっき３１の形成に先だってのめっき前処理で容易に行うことができる。 - 特許庁

In a power supply layer 13, a power supply pattern region 23a is connected to the interlayer connection conductor 20V via an electrically conductive copper foil pattern 23Va partly formed in the power supply layer 13.例文帳に追加

電源層１３において、電源パターン領域２３ａは、電源層１３に部分的に形成された導電性の銅箔パターン２３Ｖａを介して、層間接続導体２０Ｖに接続されている。 - 特許庁

To provide an interlayer insulating resin film suitable for manufacturing a printed wiring board that has conductor circuits made high in density without making a wiring width small and also has superior inter-line and interlayer insulation and connection reliability between the conductor circuits in order to provide the printed wiring board having the conductor circuits made high in density.例文帳に追加

導体回路の高密度化されたプリント配線板を提供するために、配線幅を小さくすることなく導体回路を高密度化し、かつ線間と層間での導体回路間の絶縁性および接続信頼性に優れたプリント配線板の製造に適した層間絶縁樹脂フィルムを提供することを目的とする。 - 特許庁

A field insulation layer 12A, an interlayer insulation film lower layer 14a formed by a spattering, and an interlayer insulation film upper layer 14b formed by application are stacked among the upper electrode 13, the connection electrode 15 and the lower electrode 11 to insulate the lower electrode 11 from the upper electrode 13 (the upper electrode power feed line 16).例文帳に追加

上部電極１３および接続電極１５と下部電極１１の間にはフィールド絶縁層１２Aとスパッタで成膜された層間絶縁膜下層１４aと塗布成膜された層間絶縁膜上層１４bとが積層され、下部電極１１と上部電極１３（上部電極給電線１６）とを絶縁する。 - 特許庁

Corrosion-proof close-contact type dummy patterns 511 to 531 for assuring close contact of the embedded layer dummy patterns 611 to 631 to the total range to the interlayer insulation film 43 of the upper most layer from the semiconductor substrate 2 in the connection hole dummy patterns 4101 to 4301 are formed in the interlayer insulation film isolating band 12 as the barrier with respect to moisture.例文帳に追加

層間絶縁膜分離帯１２に、半導体基板２から最上層の層間絶縁膜４３に到る全範囲に、埋め込み層ダミーパターン６１１〜６３１を接続孔ダミーパターン４１０１〜４３０１内に密着せしめる耐蝕性の密着層ダミーパターン５１１〜５３１を形成し、水分に対するバリアとする。 - 特許庁

The upper component of an electrode pad 1a for an interlayer connection formed to one surface of a first board 2; the upper parts of the electrode pads 1b and 1c for mounting the electronic component are coated with solder paste respectively; and a solder ball is mounted on solder paste coated on the electrode pad for interlayer connection while the electronic component 9 is mounted on solder paste coated on the electrode pads for mounting the electronic component.例文帳に追加

第１基板２の一面に形成された層間接続用の電極パッド１ａ上及び電子部品実装用の電極パッド１ｂ，１ｃ上に、それぞれ半田ペーストを塗布し、層間接続用の電極パッド上に塗布された半田ペースト上に半田ボールを実装すると共に、電子部品実装用の電極パッド上に塗布された半田ペースト上に前記電子部品９を実装する。 - 特許庁

A manufacturing method includes the steps for forming a connection hole 32 on an interlayer insulating film 31 with an etching mask of a resist film 41 after the resist film 41 with an opening pattern 42 for forming a connection hole is formed in the interlayer insulating film 31 on a silicon substrate 11, and a step for ion-implanting impurities to the silicon substrate 11 with the ion implanting mask of the resist film 41.例文帳に追加

シリコン基板１１上に形成した層間絶縁膜３１上に接続孔を形成するための開口パターン４２を形成したレジスト膜４１を形成した後、レジスト膜４１をエッチングマスクに用いて層間絶縁膜３１に接続孔３２を形成する工程と、レジスト膜４１をイオン注入マスクに用いてシリコン基板１１に不純物をイオン注入する工程とを備えた半導体装置の製造方法である。 - 特許庁

To provide a wiring structure and a manufacturing method thereof that can improve reliability of an interlayer connection between multi-layer wires by using partial reflection from a through hole plug upon exposure, increasing the width of a wiring groove on the through-hole by self-matching, and securing a connection margin between the through-hole and the wiring groove.例文帳に追加

露光時にスルーホールプラグからの局所的反射を利用して、自己整合的にスルーホール上の配線溝幅を大きくして、スルーホールと配線溝との接続マージンを確保して多層配線間の縦接続の信頼性を向上させた配線構造とその製造方法を提供する。 - 特許庁

To provide a semiconductor device and its manufacturing method which an suppress an increase in the contact resistance of an Al alloy wire in a connection hole, by preventing products of reaction on Al from being formed, when etching for forming the connection hole in an interlayer insulating film is carried out.例文帳に追加

層間絶縁膜に接続孔を形成するためのエッチングを施す際にＡｌとの反応生成物の形成を防止することにより、接続孔内におけるＡｌ合金配線のコンタクト抵抗の増加を抑制できる半導体装置及びその製造方法を提供する。 - 特許庁

In the multilayer printed-wiring board, a prepreg, having a via hole that is filled with a conductive substance, is inserted and laminated between a plurality of double-sided multilayer circuit boards for adhesion and interlayer connection, thus making connection to the conductor circuits in the upper/lower double-sided multilayer circuit board.例文帳に追加

多層プリント配線板は、複数枚の積層用両面回路基板間に導電性物質で穴埋めされたビアホールを有するプリプレグを挿入、積層することにより接着、層間接続を行い、上下の積層用両面回路基板の導体回路に接続される。 - 特許庁

Then, after connection holes 32 and 34 respectively corresponding to the source and drain regions 24 and 26 are formed in the interlayer insulating film 28 by photolithography and dry etching, fluorine ions F^+ are injected into the source and drain regions 24 and 26 respectively through the connection holes 32 and 34.例文帳に追加

ホトリソグラフィ及びドライエッチング処理によりソース領域２４及びドレイン領域２６にそれぞれ対応する接続孔３２及び３４を絶縁膜２８に形成した後、接続孔３２及び３４をそれぞれ介してソース領域２４及びドレイン領域２６にフッ素イオンＦ^＋を注入する。 - 特許庁

Since a conductive paste is subjected to screen print on a ceramic green sheet 2, the coil conductor pattern 3a is formed so that the connection land 5 overlaps with a through hole provided to the ceramic green sheet 2, and at the same time the interlayer connection via hole 4 is formed by charging the through hole with the conductive paste.例文帳に追加

そして、導電ペーストをセラミックグリーンシート２上にスクリーン印刷することによって、セラミックグリーンシート２に設けた貫通孔に接続ランド５が重なるようにコイル導体パターン３ａを形成すると同時に、貫通孔に導電ペーストを充填して層間接続用ビアホール４を形成する。 - 特許庁

Since an interlayer insulator film whose thickness is about 1 to 5 μm exist between the gate wiring 2a and the connection wiring 9b, there is little likelihood that the short circuit between the gate wiring 2a and the connection wiring 9b is generated and, as a result, the generation of defects due to dielectric breakdown by static electricity is reduced sharply.例文帳に追加

ゲート配線２ａと接続配線９ｂ間は約１〜５μｍの膜厚の層間絶縁膜が介在しているため、ゲート配線２ａと接続配線９ｂ間のショートが発生する可能性はほとんどなく、静電気等による絶縁破壊による不良発生が大幅に低減される。 - 特許庁

By short-circuiting prescribed wires 4 among different insulation plates 7a, 7b, 7c for interlayer connection while letting plural penetrating connection conductors 8 penetrate appropriately, to the plates 7a, 7b, 7c that are piled up the wire harness for vehicle of a desired harness circuit can be formed.例文帳に追加

上下に積み重ねられた複数の層間接続用絶縁プレート7a,7b,7cに複数の貫通接続導体８を適宜貫通させて異なる層間接続用絶縁プレート7a,7b,7c間の所定の電線４同士を短絡することにより、車両用ワイヤハーネス３は所望のハーネス回路を形成している。 - 特許庁

In a pixel 1a of the solid-state imaging device 1, there is provided a light blocking interlayer connection member 15 for connecting each layer of a multilayered structure to at least a part of a peripheral wiring part 14 in a periphery of a photodiode 17.例文帳に追加

固体撮像装置１の画素１ａにおいて、フォトダイオード１７の周辺の周辺配線部１４の少なくとも一部に、多層構造の各層を連結する、遮光性の層間連結材１５を設ける。 - 特許庁

To provide a method of manufacturing a semiconductor device with buried wiring that suppresses diffusion of the component of a cap metal layer formed on a Cu wiring layer onto an interlayer insulating film and also suppresses an increase in connection resistance.例文帳に追加

Ｃｕ配線層に形成したキャップメタル層による層間絶縁膜上への拡散を抑制でき、かつ、接続抵抗の上昇を抑制できる埋め込み配線を有する半導体装置の製造方法を得る。 - 特許庁

A second wiring layer 14 connected electrically to the conductive ball 30 is formed on the insulating layer 25, whereby the interlayer connection of the first wiring layer 12 and the second wiring layer 14 is established through the conductive ball 30.例文帳に追加

絶縁層２５の上には導電性ボール３０に電気的に接続された第２配線層１４が形成され、導電性ボール３０を介して第１配線層１２と第２配線層１４が層間接続されている。 - 特許庁

Apertures 51A, 53A are formed on a part of the upper layer conducting layer and the interlayer insulating layer below the upper-layer conducting layer, and a chip-mounting part 23 of a bump connection system, which has a structure exposing the lower- layer conducting layer is formed.例文帳に追加

上層導電層とその下層の層間絶縁層の一部に開口（５１Ａ，５３Ａ）を形成して、下層導電層を露出させる構造としたバンプ接続方式のチップ実装部（２３）を形成する。 - 特許庁

To provide a component built-in type multilayer wiring board and a method for manufacturing the same, which are specially suitable to perform component incorporation and interlayer connection by a surface mounting device being commonly-used existing equipment and a plating method.例文帳に追加

一般的な現行設備である表面実装装置及びめっき工法によって部品内蔵及び層間接続を行うのに特に好適な部品内蔵型多層配線基板及びその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a thin film transistor array by a printing method using a block which achieves good electric connection between upper and lower conductive layers of an interlayer dielectric even if in an uneven through hole.例文帳に追加

凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供すること。 - 特許庁

To solve such a problem that, when a sacrificial interlayer dielectric becoming a mold material of a cylindrical lower electrode is removed, leakage current of a capacitor increases at a connection between a beam and a lower electrode by formation of the beam to prevent collapse.例文帳に追加

シリンダ状下部電極の型材となる犠牲層間絶縁膜を除去する際に、倒壊を防止する梁が形成されることで、梁と下部電極の接続部でキャパシタのリーク電流が増加する。 - 特許庁

To provide a lamination wiring board which enables high density pattern formation and its manufacturing method by making charging of a via hole easy when an interlayer connection structure, wherein the thickness of an insulation layer is relatively large, is formed.例文帳に追加

絶縁層の厚さが比較的大きい層間接続構造を形成する際のビアホールの充填を容易にし，高密度なパターン形成ができる積層配線板およびその製造方法を提供すること。 - 特許庁

To provide a laminated wiring board in which a high density pattern can be formed by filling a via hole easily when an interlayer connection structure having a relatively thick insulating layer is formed, and to provide its production process.例文帳に追加

絶縁層の厚さが比較的大きい層間接続構造を形成する際のビアホールの充填を容易にし，高密度なパターン形成ができる積層配線板およびその製造方法を提供すること。 - 特許庁

The multilayer printed wiring board is provided with a plurality of conductor pattern layers 24 made of copper foil or the like with an insulating base material 22 made of a resin therebetween, and an interlayer connection part 38 such as a via hole or the like for conducting the conductor pattern layers 24 with each other.例文帳に追加

樹脂製の絶縁性基材２２を挟んで設けられた複数層の銅箔等の導体パターン層２４と、各導体パターン層２４間の導通を図るビアホール等の層間接続部３８とを備える。 - 特許庁

This method has a process of forming an insulating layer on a base on which bumps for interlayer connection are formed, a process of sandwiching the base with stainless plates to thermocompression-bond a copper foil onto the insulating layer, and a process of patterning the copper foil.例文帳に追加

層間接続のためのバンプが形成された基材上に絶縁層を形成する工程と、ステンレス板で挟み込み絶縁層上に銅箔を熱圧着する工程と、銅箔をパターニングする工程とを有する。 - 特許庁

To realize a semiconductor device which reduces an inter-wiring capacitance, and which is hard to generate a short-circuit failure between adjacent wirings or a connection failure of the wiring to an interlayer connecting metal plug, if misalignment occurs.例文帳に追加

配線間容量を小さく抑え、かつ、アライメントずれが発生しても隣接する配線間等のショート不良や、配線と層間接続用金属プラグとの接続不良が発生しにくい半導体装置を実現する。 - 特許庁

To provide a high reliability multilayer wiring board having two or more wiring layers in which excellent bonding is ensured between the wiring layer and an interlayer insulation layer and via connection is carried out surely between the wiring layers.例文帳に追加

２層以上の配線層を有する多層配線基板において配線層と層間絶縁層の接着に優れ、配線層間のビア接続が確実に行われる高信頼性の多層配線基板を提供する。 - 特許庁

The respective semiconductor modules are laminated on top of each other or on the mother board via a multiplicity of spacer means provided corresponding to all interlayer connection lands provided on the wiring board of each layer.例文帳に追加

各半導体モジュールは、配線基板に、各層の配線基板にそれぞれ設けられた層間接続ランドの全てに対応して設けられた多数個のスペーサ手段を介して相互に或いはマザー基板上に積層される。 - 特許庁

To provide a core substrate being useful for manufacturing a multilayer circuit board, that can achieve low resistance and fine patterns, since the interlayer connection of an entire layer can be made by series structure formed by an electrical copper-plated member.例文帳に追加

全層の層間接続を電気銅めっき材で形成される直列構造でとることができるので低抵抗・ファインパターン化を実現可能な多層回路基板を製造するために有用なコア基板を提供する。 - 特許庁

To provide copper foil which is easily machined by a laser and suitably has a small-diameter interlayer connection hole formed and its manufacturing method by improving the top surface of the copper foil when a printed circuit board is manufactured.例文帳に追加

プリント回路基板の製造に際し、銅箔の表面を改善することにより、レーザー加工が容易であり、小径層間接続孔の形成に適した銅箔及びその製造方法を提供することにある。 - 特許庁

In a pixel 1a of the solid-state imaging device 1, a light shielding interlayer connection member 15 for connecting each layer of a multilayered structure are provided to at least a part of a peripheral wiring part 14 in a periphery of a photodiode 17.例文帳に追加

固体撮像装置１の画素１ａにおいて、フォトダイオード１７の周辺の周辺配線部１４の少なくとも一部に、多層構造の各層を連結する、遮光性の層間連結材１５を設ける。 - 特許庁

To provide an interlayer connection method for improving through-holes in reliability and to provide a circuit board using the same in a multilayer printed wiring board which functions as a circuit board of an electrical apparatus and is composed of two or more circuit boards.例文帳に追加

電気機器の回路基板として機能する２層以上の多層プリント配線板において、スルーホールの信頼性を向上させるための層間接続方法、およびそれを利用した回路基板を提供する。 - 特許庁

In the buildup wiring board comprising a core substrate 11 having a via 12 formed in the insulating layer and filled with conductive paste 13 for interlayer connection, and a buildup layer 14 formed at least on one side of the core substrate 11 and having a via 15 for interlayer connection, the diameter at the bottom of the via 15 formed in the buildup layer 14 is made substantially uniform.例文帳に追加

絶縁層にビア１２が形成されこれらのビア１２内に層間接続するための導電性ペースト１３が充填されたコア基板１１と、このコア基板１１の少なくとも一方の面に形成され層間接続するためのビア１５が形成されたビルドアップ層１４とを有するビルドアップ配線板であって、前記ビルドアップ層１４に形成されたビア１５の底部の直径が、各々がほぼ均一に形成されたことを特徴とするビルドアップ配線板である。 - 特許庁

The electrode for external connection includes a pad metal layer 8 whose upper surface is exposed, a first metal layer 2 that is formed between the pad metal layer 8 and the semiconductor substrate 1, and at least two first vias 22 that penetrate the interlayer dielectric 21 and electrically connect the pad metal layer 8 and the first metal layer 2, and are formed in the interlayer dielectric 21.例文帳に追加

外部接続用電極は、上面を露出するパッドメタル層８と、該パッドメタル層８と半導体基板１との間に形成された第１のメタル層２と、層間絶縁膜２１を貫通してパッドメタル層８と第１のメタル層２とを電気的に接続し、且つ、層間絶縁膜２１に形成された少なくとも２つの第１のビア２２とを有している。 - 特許庁

To provide a manufacturing method of a semiconductor device which realizes excellent electrical connection of a wiring layer, by preventing generation of imperfect burying which is to be caused by gas discharge from an interlayer insulating film, when conductor is buried in a connecting hole opened on the interlayer insulating film containing a low permittivity film and a plug layer is formed.例文帳に追加

本発明は、低誘電率膜を含む層間絶縁膜に開口した接続孔に導電体を埋め込んでプラグ層を形成する際に、層間絶縁膜からのガス放出に起因する埋め込み不良の発生を防止して、配線層の良好な電気的な接続を実現する半導体装置の製造方法を提供することを目的とする。 - 特許庁

The display device 1 includes: a pixel circuit having thin-film transistors Tr and a capacitance element Cs arrayed and formed on a substrate 3; and the interlayer dielectric 105 covering over the pixel circuit, wherein the interlayer dielectric 105 is provided with connection holes 105a each of which exposes parts of a plurality of adjoining pixel circuits among the pixel circuits.例文帳に追加

基板３上に配列形成された薄膜トランジスタＴｒと容量素子Ｃｓとを有する画素回路と、画素回路を覆う層間絶縁膜１０５とを備えた表示装置１において、層間絶縁膜１０５は、画素回路のうち隣接する複数の画素回路の一部分を底部に露出させた接続孔１０５ａを備えている。 - 特許庁

A wiring groove is provided to the BCB films 6 and 8, and the ALCAPTM 7 of the interlayer insulating film of laminated structure, a connection hole is provided from the bottom of the wiring groove and penetrating through the ALCAPTM 5 and the BCB film 4 functioning as an etching stopper for the connection hole, and an upper dual damascene wiring 9 and upper damascene wiring 9a are formed.例文帳に追加

このような積層構造の層間絶縁膜に対して、配線溝がＢＣＢ膜６，８とＡＬＣＡＰ^TM７に形成され、この配線溝底からＡＬＣＡＰ^TM５と接続孔のエッチングストッパーであるＢＣＢ膜４を貫く接続孔が形成され、上層デュアルダマシン配線９、上層ダマシン配線９ａが形成される。 - 特許庁

To suppress problems such as leakages between wirings caused by the surface of a lower copper wiring being sputtered, where although a natural oxide film on the surface of the lower copper wiring at the bottom of the connection hole can be removed by sputter etching, the sputtered copper adheres to the sidewall of a connection hole and the stuck copper shifts within an interlayer insulating film, and others.例文帳に追加

スパッタエッチングにより接続孔底部の下層銅配線表面の自然酸化膜を除去することはできるが、その表面がスパッタされ、スパッタされた銅が接続孔側壁に付着し、付着した銅が層間絶縁膜中を移動することで引き起こされていた配線間リーク等の問題を解決することにある。 - 特許庁

The wiring circuit board uses a number of metal protrusions 53, 57 which penetrates an interlayer insulating film interposed between metal layers, as the means for connection between upper and lower conductors, wherein the protrusions 53, 57 for connection between upper and lower conductors are positioned at the respective crossing points of a lattice arranged at fixed intervals.例文帳に追加

金属層間に介在する層間絶縁膜を貫通する金属からなる多数の上下導体間接続用突起５３、５７を上下導体間接続手段とする配線回路基板において、上下導体間接続用突起５３、５７を上記一定の間隔をおいて配列された格子の各交点上に配置する。 - 特許庁

A wiring structure 30 formed in a semiconductor device is provided with lower layer embedded wiring 3A, an interlayer insulating film laminated structure 32, a connection hole plug 34, an interwiring insulating film laminated structure 36, and upper layer embedded wiring 18A connected through the connection hole plug to the lower layer embedded wiring and an SiC film 20(oxidation preventing layer).例文帳に追加

本半導体装置に設けた配線構造３０は、下層埋め込み配線３Ａ、層間絶縁膜積層構造３２、接続孔プラグ３４、配線間絶縁膜積層構造３６と、接続孔プラグを介して下層埋め込み配線と接続する上層埋め込み配線１８Ａ、及びＳｉＣ膜２０（酸化防止層）を有する。 - 特許庁

The wiring circuit board uses a number of metal protrusions 53(57), which penetrates an interlayer insulating film interposed between metal layers, as the means for connection between upper and lower conductors, wherein the protrusions 53(57) for connection between upper and lower conductors are positioned at cross points of a lattice arranged with fixed intervals.例文帳に追加

金属層間に介在する層間絶縁膜を貫通する金属からなる多数の上下導体間接続用突起５３（５７）を上下導体間接続手段とする配線回路基板において、上下導体間接続用突起５３（５７）を上記一定の間隔をおいて配列された格子の各交点上に配置する。 - 特許庁

The inner wall of an interlayer connection hole composed of an interstitial via or a via or a through-hole and a land are divided into a plurality of electrodes, the divided electrodes are disposed closely with keeping them insulated, and lead lines and lines led are wired to the respective electrodes to lower than inductance of a connection conductor.例文帳に追加

本発明は、インタスティショナルバイアホールまたはバイアホールまたはスルーホールでなる層間接続穴の内壁とランドとを複数の電極に分割し、当該分割した電極を絶縁を維持して接近させ、夫々の電極に誘導ラインと被誘導ラインとを配線し、接続導体のインダクタンスを低下させる。 - 特許庁

In the semiconductor device, a first barrier layer 21 is provided in the state of covering the inner wall of a connection hole 15 provided on a first interlayer insulating film 13 on a substrate 11, and of a wiring groove 16 provided on a second inter-layer insulating film 14.例文帳に追加

基板１１上の第１の層間絶縁膜１３に設けられた接続孔１５および、第２の層間絶縁膜１４に設けられた配線溝１６の内壁を覆う状態で第１のバリア層２１が設けられている。 - 特許庁