「interlayer connection」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The structure minimizes variations caused in the manufacturing processes of the circuit board, dimension changes of the insulation base material or the insulation base material for the interlayer connection, and the like and improves the positioning accuracy of the lamination of the circuit board having the multilayer structure.例文帳に追加

これにより、回路基板の製造過程でのバラツキや、絶縁基材あるいは層間接続用絶縁基材の寸法変化等を最小にし、多層構造の回路基板の位置決め積層精度を向上させることができる。 - 特許庁

Next, an oxide silicon film as a first interlayer insulating film 33 is formed on the nitride silicon film 60, and a connection hole 61 is formed so that the surface of the nitride silicon film 60 may be exposed by etching technology.例文帳に追加

次いで、窒化シリコン膜６０上に、第１層間絶縁膜３３となる酸化シリコン膜を形成した後、エッチング技術によって窒化シリコン膜６０の表面が露出するように、酸化シリコン膜に接続孔６１を形成する。 - 特許庁

Interlayer connection between the conductor patterns 12 of each resin film is performed via the conductive through-hole 14 integral with the conductor pattern 12 and the conductors 23 without interposing any separate resin films between two adjacent resin films.例文帳に追加

隣接する２つの樹脂フィルム間に別の樹脂フィルムを介在させずに、各樹脂フィルムの導体パターン１２間での層間接続が、導体パターン１２と一体の導電スルーホール１４および導電体２３を介してなされる。 - 特許庁

The interlayer connection bonding sheet (100a) for a multilayer wiring board is formed by laminating an adhesion layer (20a) containing alkenylphenol, maleimides, and an inorganic filler on at least one side surface of an insulating base (10) composed of a resin composite.例文帳に追加

樹脂組成物からなる絶縁基材（１０）の少なくとも片面にアルケニルフェノール、マレイミド類、及び無機充填材を含有する接着層（２０ａ）が積層されている、多層配線基板用層間接続ボンディングシート（１００ａ）。 - 特許庁

To provide an electronic component built-in substrate, along with a manufacturing method thereof and an inspection method thereof, capable of readily and accurately inspecting the state of an interlayer connection between an electronic component and a wiring layer on a multilayer printed wiring board.例文帳に追加

多層プリント配線基板における電子部品と配線層との層間接続の状態を、簡便且つ精度よく検査することが可能な電子部品内蔵基板、その製造方法、及びその検査方法を提供する。 - 特許庁

The interlayer connection viaholes 51a to 51d are continuously connected one another in the direction of lamination of the insulating sheets 41a to 41i to compose a relay via conductor 51 for electrically interconnecting inductors L1 and L2 and a capacitor C2.例文帳に追加

層間接続用ビアホール５１ａ〜５１ｄは、それぞれ絶縁シート４１ａ〜４１ｉの積み重ね方向に連接することにより、インダクタＬ１，Ｌ２とコンデンサＣ２相互間を電気的に接続する中継用ビア導体５１を構成する。 - 特許庁

Semiconductor chips (105, 115, 205, 216, 303 and 313) respectively loaded on the substrates (101, 111, 201, 211, 301 and 311) of plural stages are connected in interlayer by using a connection means for connecting them within the size of the substrate.例文帳に追加

複数段の基板（１０１、１１１、２０１、２１１、３０１、３１１）上にそれぞれ搭載された半導体チップ（１０５、１１５、２０５、２１６、３０３、３１３）を基板の大きさ内で接続する接続手段を用いて層間接続する。 - 特許庁

A method of manufacturing the multilayer wiring board has a process of forming an insulating layer 5 on a base on which bumps 4 for interlayer connection are formed, a process of sandwiching the base with stainless plates 22 and thermocompression-bonding the copper foil 3 onto the insulating layer 5, and a process of patterning the copper foil 3.例文帳に追加

層間接続のためのバンプが形成された基材上に絶縁層を形成する工程と、ステンレス板で挟み込み絶縁層上に銅箔を熱圧着する工程と、銅箔をパターニングする工程とを有する。 - 特許庁

Subsequently, after interlayer insulating films 7 are formed on the upper layers of the semiconductor substrate 1 and the gate electrode 4, a plurality of contact plugs 8 are formed to secure the electrical connection of the source-drain diffusion regions 6 with the gate electrode 4.例文帳に追加

その後、半導体基板１及びゲート電極４の上層に層間絶縁膜７を形成した後、各ソース・ドレイン拡散領域６及びゲート電極４夫々との電気的接続を確保する複数のコンタクトプラグ８を形成する。 - 特許庁

The interlayer conductive part comprises a core hole 1 formed in the coating layer; surface layer holes 21, 22 formed in an offset position with respect to the core hole in the core substrate; and connection patterns 31, 32 for electrically connecting the core hole and the surface layer hole.例文帳に追加

層間導電部は，被覆層に設けたコア孔１と，コア基板におけるコア孔に対してオフセットの位置に設けた表層孔２１，２２と，コア孔と表層孔の間を電気的に接続する接続パターン３１，３２とからなる。 - 特許庁

To provide a method for manufacturing a multilayer printed wiring board, having superior connection reliability in which an undercut free conductor circuit can be formed, adhesion is improved between the conductor circuit and an interlayer resin insulation layer or a solder resist layer, cracks of the interlayer resin insulation layer or the solder resist layer is suppressed under heat cycle conditions or high temperature high humidity, and stripping of the conductor circuit is prevented.例文帳に追加

アンダーカットのない導体回路を形成することができ、導体回路と層間樹脂絶縁層やソルダーレジスト層との密着性が改善され、ヒートサイクル条件下や高温高湿下において、層間樹脂絶縁層やソルダーレジスト層にクラックが発生しにくく、導体回路の剥離が発生しにくい接続信頼性に優れる多層プリント配線板を製造する方法を提供する。 - 特許庁

In the semiconductor device where an interlayer insulation layer 13 is formed on a semiconductor chip 30, and a sealing resin layer 19 for protecting the semiconductor chip 30 from external atmosphere and at the same time bump electrodes 20 used as external connection terminals are provided, at least the interlayer insulation layer 13 is formed by using resin with a specific low thermal coefficient of expansion and a specific low modulus of elasticity.例文帳に追加

半導体チップ３０上に層間絶縁層１３が形成され、さらに半導体チップ３０を外部雰囲気から保護する封止樹脂層１９を有すると共に、外部接続端子としての突起状電極２０を備えた半導体装置において、少なくとも層間絶縁層１３を特定の低熱膨張率及び特定の低弾性率を有する樹脂を用いて形成する。 - 特許庁

Particularly, the insulation coating layer is formed by being protrusively dotted on a surface of the upper substrate or the lower substrate on the side laminated and stuck on the inter-substrate connection sheet, and the area of the opening of the inter-substrate connection sheet is formed larger than that of the opening of the upper substrate, thereby this multilayer circuit board having a cavity structure and a full-thickness IVH structure having high interlayer connection reliability can be manufactured.例文帳に追加

特に、絶縁被膜層は、上側基板または下側基板の基板間接続シートと積層接着する側の面に凸状に点在して形成され、基板間接続シートの開口部の面積を上側基板の開口部の面積より大きく形成することにより、キャビティ構造および高い層間接続信頼性を備えた全層ＩＶＨ構造を有する多層の回路基板を製造することができる。 - 特許庁

An insulation layer 25 including the glass fiber as a reinforcing material is further laminated on the insulation layer 12, and the interlayer connection of the insulation layer 25 is made by forcing in a group of nearly conical conductor bumps 22a, 22,... in the thickness direction of the insulation layer 25.例文帳に追加

この絶縁層１２の上に更にガラス繊維を補強材として含む絶縁層２５を積層し、この絶縁層２５の層間接続は略円錐形の導体バンプ群２２，２２，…を絶縁層２５の厚さ方向に圧入することにより達成する。 - 特許庁

To provide electronic components capable of coping with the mounting of a lead free solder, and of securing workability and joint reliability, and to provide a component containing board, capable of interlayer electrical connection with higher reliability and of coping with making the pitch of a wiring pattern finer.例文帳に追加

無鉛はんだ実装に対応でき、作業性および接合信頼性を確保できる電子部品、および、層間の電気的接続を信頼性高く行うことができ、配線パターンのファインピッチ化にも対応する部品内蔵基板を提供すること。 - 特許庁

To increase the number of signal pins without changing the shape of a substrate or a device in the multilayer substrate and the semiconductor device which comprise a ground layer, a power supply layer, a signal layer, and vias for interlayer connection of these layers.例文帳に追加

本発明はグランド層，電源層，及び信号層と、これら各層を層間接続するビアが設けられた多層基板及び半導体装置に関し、基板或いは装置の形状を変えることなく信号ピン数の増大を図ることを課題とする。 - 特許庁

To provide a semiconductor device, performing interconnect line using copper interconnect line, which can suppress a spread of copper to interlayer insulating film by removing a barrier metal layer in upper layer interconnect line groove when removing the barrier metal layer of a connection hole.例文帳に追加

銅配線を用いて配線を行う半導体装置において、接続孔のバリアメタル層の除去の際に、上層配線溝におけるバリアメタル層の除去による層間絶縁膜への銅の拡散を抑えることができる半導体装置を得ること。 - 特許庁

Since, the conductor film of a low thermal conductivity has a reduced thermal diffusivity in the laser machining process, the conductor film can effectively absorb the laser energy, and it is possible to efficiently melt and evaporate the conductor film partly to easily form a via hole for interlayer connection.例文帳に追加

熱伝導率が小さい導体膜は、レーザ加工時の熱拡散率が低下しておりレーザエネルギを効果的に吸収することができるため、導体膜を効率よく部分的に溶融蒸発させ、層間接続用ビアホールを容易に形成できる。 - 特許庁

To suppress current leakage between wiring due to diffusion of copper into an interlayer insulation film and to improve electromigration resistance by fully obtaining the step coverage of barrier and copper seed layers corresponding to the tendency toward the high aspect ratio of a groove and a connection hole.例文帳に追加

溝や接続孔の高アスペクト比化に対応し、バリア層や銅シード層のステップカバリッジを十分に得ることで層間絶縁膜中への銅の拡散による配線間での電流リークを抑制し、かつエレクトロマイグレーション耐性の向上を図る。 - 特許庁

A high-resistance layer 5 is provided at the connection between the side face of the lower wiring 2 and the via plug 4 in case the via plug 4 extending from the upper surface of the interlayer insulating film 3 to the lower wire 2 fails to be formed correctly landing on the lower wiring 2.例文帳に追加

層間絶縁膜３の上面から下層配線２に至るビアプラグ４が、下層配線２に対して踏み外して形成され場合において、下層配線２の側面部とビアプラグ４とが接続している部分に高抵抗層５を備える。 - 特許庁

A connection confirming bump 13 rises from the surface of an interlayer insulation film 23 facing the through hole 27, and projects from the surface protective film 25 at a projection quantity smaller than the projection quantity of the functional bump 12, piercing the through hole 27.例文帳に追加

また、接続確認用バンプ１３は、貫通孔２７に臨む層間絶縁膜２３の表面から隆起し、貫通孔２７を貫通して、表面保護膜２５上に機能バンプ１２の突出量よりも小さな突出量で突出している。 - 特許庁

At this time, since the conductive adhesive 6 is injected into the hole sagging 2a by press pressing, the electrical connection between the metal reinforcing plate 7 and the ground circuit 2 is attained by interlayer conduction with the conductive adhesive 6, and there is also no residual air.例文帳に追加

このとき、プレス押圧によって導電性接着剤６が穴ダレ２ａに注入されるので、導電性接着剤６とによる層間導通によって金属補強板７とグラウンド回路２との電気的接続がとれると共に、エアの残留もない。 - 特許庁

To provide a method and an instrument for measuring a heat quantity of a metal foil, in order to efficiently form an interlayer connection hole (through hole) for a printed circuit board of excellent quality.例文帳に追加

プリント回路基板の層間接続孔（スルーホール）を効率良く形成するために金属箔の熱量を測定し、レーザーによる穴開けが容易となり、品質に優れ安定した小径層間接続孔が形成できる方法及び装置を提供する。 - 特許庁

The method for manufacturing the multilayer printed circuit board laminates an outer layer build-up layer in an inner layer core substrate, forms a laminated circuit substrate by forming an aperture at the copper foil of the outer layer build-up layer, and establishes interlayer connection by forming a hole for conduction for a step via in the substrate.例文帳に追加

内層コア基板に外層ビルドアップ層を積層し、外層ビルドアップ層の銅箔に開口を形成して積層回路基材を形成し、この基材にステップビアホール用の導通用孔を形成して層間接続を行う多層プリント配線板の製造方法。 - 特許庁

Consequently, connection reliability of the via conductors 34, 70 can be prevented from dropping due to the warpage of the insulation layer 32 and the interlayer resin insulation layer 68 on a memory 42 caused by reflow heating when a CPU 90 is mounted and heating/cooling during a heat cycle.例文帳に追加

このため、ＣＰＵ９０を実装する際のリフロー加熱、ヒートサイクル時の加熱・冷却によるメモリ４２上の絶縁層３２、層間樹脂絶縁層６８の反りによるビア導体３４とビア導体７０との接続信頼性の低下を防ぐことができる。 - 特許庁

To make an interlayer connection between bus bars respectively arranged and fixed on the front and rear surfaces of an insulating substrate easier and inexpensive, and at the same time, to improve the economy of the bus bars by improving the latitude in design and dimensional accuracy of the bars.例文帳に追加

絶縁基板の表裏両面にそれぞれ配置固定している両バスバーの層間接続を簡易にして、しかも低コストで接続することができるようにすると共に、上記バスバーの設計及び寸法精度の自由度を高めて、経済性を向上させる。 - 特許庁

To provide a densified multilayer printed wiring board of high reliability that is easy to manufacture by utilizing a B2it method in which a conductive paste is printed on a metal foil to form a bump, and then the bump is made to pierce through an organic insulating film for interlayer connection of a multilayer wiring.例文帳に追加

導電ペーストを金属箔に印刷してバンプを形成しバンプに有機絶縁膜を貫通させて多層配線の層間接続を行うＢ^2 ｉｔ法を用いて、信頼性が高く、高密度化された製造が容易な多層プリント配線板を提供する。 - 特許庁

The interlayer connection layer 54 is formed of the surface of the conductor layer C1, the inner wall faces of holding holes 23 installed in the second substrate 4 and a plating layer 53 formed on the inner wall face of a recessed part 52 provided in accordance with the conductor layer C1 in the sticking layer 51.例文帳に追加

層間接続層５４は、導体層Ｃ1の表面、第２の基板４に透設された保持孔２３の内壁面、及び接着層５１において導体層Ｃ1 に対応して設けられた凹部５２の内壁面に形成されためっき層５３からなる。 - 特許庁

To provide a method for manufacturing a circuit board establishing interlayer connection using a conductive protrusion in which a fine circuit pattern can be formed and both a thick film circuit pattern and a fine circuit pattern can be formed on the same substrate.例文帳に追加

導電性突起を用いて層間接続を行う回路基板において、微細回路パターンの形成、さらには厚膜回路パターンおよび微細回路パターンの両者を同一基板上に形成することができる回路基板の製造方法を提供すること。 - 特許庁

To provide a semiconductor device which has a barrier metal film made of tantalum formed in contact with a low specific permittivity interlayer insulation film with suppressed or reduced damages, and which is also suppressed with poor connection between the Ta barrier metal film and a conductor covered thereby.例文帳に追加

タンタルからなるバリアメタル膜がダメージを抑制もしくは低減された低比誘電率層間絶縁膜に接して設けられているとともに、Ｔａバリアメタル膜およびこれに覆われた導電体の接続不良も抑制されている半導体装置を提供する。 - 特許庁

Forming an interlayer film 13 at the bottom of a copper-wire connection region of the aluminum electrode 6 or around the bottom so as to be covered by the aluminum electrode 6 can reduce defects of aluminum peeling and can prevent aluminum splash, thereby being adaptable to a narrow pad pitch.例文帳に追加

前記アルミ電極６の銅ワイヤ接続領域下層またはその周辺に、アルミ電極６に覆われるように層間膜１３を形成することにより、アルミ剥がれ不良を低減させ、かつアルミスプラッシュを抑制することで、狭パッドピッチ化への対応が可能となる。 - 特許庁

A cushioning film 11 that becomes an interlayer film is provided between a semiconductor electrode 3 on a semiconductor chip 1 and a bump 6, and a columnar connection 12 for electrically connecting the semiconductor electrode 3 and the bump 6 through the cushioning film 11 is provided.例文帳に追加

半導体チップ１上の半導体電極３とバンプ６との間に層間膜たる緩衝材膜１１を有し、前記緩衝材膜１１を貫通して半導体電極３とバンプ６とを電気的に接続する柱状の接続部１２を有した構成とする。 - 特許庁

To provide a multilayer wiring board small in residual stress by heat history, having an excellent low warpage property and excellent interlayer connection reliability, excelling in productivity and cost performance, and responding to increase of wiring density, in relation to a multilayer board small in board thickness.例文帳に追加

基板厚が薄い多層配線基板に対し、熱履歴による残留応力が少なく、優れた低反り性を有し、および優れた層間接続信頼性、かつ、生産性およびコスト性に優れ、配線の高密度化に対応した多層配線基板を提供する。 - 特許庁

A lower layer circuit pattern 16, including a connecting pad 6, is formed on the main surface of a core substrate 11, a via hole bottom strengthening pad 7 is formed on this connection pad 6, and a via hole 5 reaching the via hole bottom strengthening pad 7 is formed on an interlayer insulating film 10.例文帳に追加

コア基板１１の主面に接続パッド６を含む下層の回路パターン１６が形成され、この接続パッド６上にビアホール底強化パッド７を形成され、層間絶縁膜１０にビアホール底強化パッド７に達するビアホール５が形成されている。 - 特許庁

In a circuit apparatus, a projection 60 projecting in a thickness direction is provided on the upper surface of and the lower surface of a conductive pattern 11 of a metal core layer, and an interlayer connection for making wiring layers conduct to each other is provided on a region in which the projection 60 is provided.例文帳に追加

回路装置では、金属コア層である導電パターン１１の上面および下面に厚み方向に突出する突出部６０を設けており、この突出部６０が設けられた領域に、各配線層同士を導通させる層間接続部を設けている。 - 特許庁

Before a hole work process, where a hole 15 for forming an interlayer connection wiring (via hole) 18 is opened with laser, related to a surface conductor film 20, the conductor on surface is removed to reduce the film thickness of the surface conductor film, while the laser reflectivity of surface is decreased.例文帳に追加

層間接続用配線（ビアホール）１８形成用の孔１５をレーザによりあける孔加工工程の前に、表面導体膜２０に対して、表面の導体を除去して表面導体膜の膜厚を薄くしつつ、表面のレーザ反射率を低下させる。 - 特許庁

Conductor patterns 31U, 41U, and 51U are formed in the +Z direction, and wiring boards 30U, 40U, and 50U which are formed with through holes and solder bumps of an interlayer conductive connection structure are located in order on the +Z-direction side of a double-sided wiring board 20.例文帳に追加

＋Ｚ方向側に導体パターン３１Ｕ，４１Ｕ，５１Ｕが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板３０Ｕ，４０Ｕ，５０Ｕが、両面配線基板２０の＋Ｚ方向側に順次配置される。 - 特許庁

On the semiconductor circuit device surface having necessary circuits formed, one layer or a plurality of layers of insulating layer composed of an epoxy resin, an epoxy resin curing agent, and a component of organic filler of ≤1 μm in average primary particle size is provided, and circuits using copper as interconnection conductors for the same intralayer connection and the interlayer connection are formed on optional locations.例文帳に追加

必要な回路が形成された半導体回路デバイス表面に、エポキシ樹脂、エポキシ樹脂硬化剤及び平均一次粒子径１μｍ以下の有機フィラーの成分を含む樹脂組成からなる絶縁層を１層又は複数層備え、かつ同一層内及び層間接続の配線導体として銅を用いた回路を任意の箇所に形成してなる半導体装置。 - 特許庁

To prevent a side etching of the interface between layers of metal wiring and to reduce voids occurred when an interlayer insulation film is formed and to stabilize contact resistance even if a contact hole for connection with a metal wiring layered on the insulation film has a borderless structure.例文帳に追加

積層構造の金属配線界面のサイドエッチング発生を防止して、層間絶縁膜成膜時のボイドを抑制すると共に、その上層のメタル配線との接続のためのコンタクトホールがたとえボーダレス構造であっても、コンタクト抵抗を安定化させることを目的とする。 - 特許庁

To provide a multilayer printed wiring board which allows for electrical inspection of whether or not the deviation of an inner layer pattern from an interlayer connection via falls within an allowable range, with a small number of detection units, without having an impact on the finish state of the inner layer pattern by etching.例文帳に追加

少ない検出部で、エッチング加工による内層パターンの仕上り状態に影響を受けることなく層間接続用ビアに対する内層パターンずれが、許容範囲内であるか否かを電気的に検査することが可能な多層プリント配線板を提供することを目的とする。 - 特許庁

This system is made executable as a series of works in the conventional manufacturing process of a multilayer wiring board so that the process can be simplified, and it is not necessary to use solder being an environmental load substance for inter-part or interlayer connection so that this multilayer wiring board can be made suitable even for an environment.例文帳に追加

本方式は従来の多層配線基板の製造工程の中で一連の作業として実施可能であるから、工程を簡略化できると共に、部品間や層間の接続に環境負荷物質である半田を使用しなくて済むことから環境問題に対しても好適である。 - 特許庁

Next, the NiFe magnetic layer 13 on the bottom surface of the connection hole 30 and the groove 31 for wiring, and on the surface of an interlayer insulating film 11 is selectively removed by varying the film-forming condition with the use of the identical NiFe chamber of the identical PVD device.例文帳に追加

次に、同一のＰＶＤ装置の同一のＮｉＦｅチャンバを用いて、成膜条件を変更することにより、接続孔３０及び配線用溝３１の底面上及び層間絶縁膜１１の表面上におけるＮｉＦｅ磁性層１３を選択的に除去する。 - 特許庁

Since the setting of the new other through hole can be realized without changing a wiring pattern once determined, the resistance of interlayer connection can be made low, the electromigration resistance can be improved, and the yield of the circuit can be improved, while not deteriorating the characteristics of a semiconductor integrated circuit.例文帳に追加

一度決定した配線のパターンを変化させることなく新たに他のスルーホールの設定を行うことで、半導体集積回路の特性を損なうことなく層間接続の低抵抗化、エレクトロマイグレーション耐性の向上、半導体集積回路の歩留まりの向上を実現できる。 - 特許庁

To provide a method of manufacturing a printed wiring board to form a flat and smooth substrate having through holes and conductive circuits and assuring excellent connection property and reliability by forming on the substrate an interlayer resin insulation layer and upper layer conductive circuit.例文帳に追加

スルーホールおよび導体回路を有する平滑な基板を形成することができ、その結果、その上に層間樹脂絶縁層や上層導体回路を形成することにより、接続性及び信頼性に優れたプリント配線板とすることができるプリント配線板の製造方法を提供すること。 - 特許庁

The manufacturing method of a multilayer wiring substrate comprises a bump forming process of forming bumps for interlayer connection on a substrate, an insulating layer formation process of forming an insulating layer on the substrate, wherein the bumps are formed, a thermocompression bonding process for bonding copper foil by thermocompression on an insulating layer, and a patterning process of patterning copper foil.例文帳に追加

基材上に層間接続のためのバンプを形成するバンプ形成工程と、バンプが形成された基材上に絶縁層を形成する絶縁層形成工程と、絶縁層上に銅箔を熱圧着する熱圧着工程と、銅箔をパターニングするパターニング工程とを有する。 - 特許庁