interlayerを含む例文一覧と使い方
該当件数 : 6425件
Here, the interlayer insulating film 2 formed on the first surface 1a of the semiconductor substrate 1 reflects a step between the bottom surface of the first hole 7 and the first surface 1a of the semiconductor substrate 1, resulting in a step shape.例文帳に追加
このとき、半導体基板1の第1面1aに形成されている層間絶縁膜2は、第1孔7の底面と半導体基板1の第1面1aとの段差を反映して段差形状になっている。 - 特許庁
A plug 7a is formed in the source and drain impurity region, a first interlayer insulation film is formed on the front of the substrate, and a plurality of bit lines 9 are formed at fixed intervals in a direction being vertical to the word line 4.例文帳に追加
ソース/ドレイン不純物領域にプラグ7aを形成し、基板の前面に第1層間絶縁膜を形成し、ワードライン4とは垂直方向に一定の間隔で複数のビットライン9を形成する。 - 特許庁
On an interlayer insulating film 109 serving as a patterning layer, a predetermined range is removed to have an etching region for exposing at least a part of the upper clad layer 106 or a second conductive semiconductor region 108.例文帳に追加
パターニング層としての層間絶縁膜109は、その所定範囲を除去して上部クラッド層106又は第2導電型半導体領域108の少なくとも一部を露出させるエッチング領域を有する。 - 特許庁
An inorganic passivation film 108 and an organic passivation film 109 are formed in this order so as to cover the TFT, a common electrode 110 is formed thereon, and furthermore, an interlayer insulating film 111 is formed thereon.例文帳に追加
TFTを覆って、無機パッシベーション膜108、有機パッシベーション膜109がこの順で形成され、その上にコモン電極110が形成され、さらにその上に層間絶縁膜111が形成されている。 - 特許庁
An interlayer dielectric 29 is formed after a plate electrode 28 is formed, and a CMP operation is carried out, using the plate electrode 28 on an SiO2 film 34 formed in a peripheral circuit region 56 as a stopper to make the surface flat.例文帳に追加
プレート電極28の形成後に層間絶縁膜29を形成し、周辺回路領域56に形成されたSiO_2膜34上のプレート電極28をストッパーにCMPを行い、平坦化している。 - 特許庁
On a first electrode film pattern formed so that the first electrode film pattern is connected to an impurity region on a semiconductor substrate, a ferroelectric film pattern, a second electrode film pattern, a protection film, and an interlayer insulating film are sequentially arranged.例文帳に追加
半導体基板の不純物領域と接続されるように形成された第1電極膜パターン上に強誘電体膜パターン、第2電極膜パターン、保護膜及び層間絶縁膜が順次配される。 - 特許庁
To reduce variation in film forming and in the amount of polishing of the interlayer dielectric deposited on a capacitor, relating to a semiconductor device which comprises a memory cell region having a cubic capacitor and a peripheral circuit region.例文帳に追加
立体形状のキャパシタを有するメモリセル領域と周辺回路領域とを有する半導体装置において、キャパシタの上に堆積する層間絶縁膜の成膜ばらつき及び研磨量ばらつきを低減する。 - 特許庁
A contact hole 30 is formed at the interlayer insulating film corresponding to a source area 25a and a drain area 25d, and a source electrode 31s and a drain electrode 31d are arranged through this contact hole 30.例文帳に追加
ソース領域25s及びドレイン領域25dに対応して層間絶縁膜にコンタクトホール30が形成され、このコンタクトホール30を通してソース電極31s及びドレイン電極31dが配置される。 - 特許庁
In the case of forming poly-Si layers 4a which become level difference factors on a silicon substrate 1, dummy patterns consisting of poly-Si layers 4b are formed also in peripheral areas to absorb level differences on an interlayer insulating film 5.例文帳に追加
シリコン基板1上に段差要因となるPoly−Si層4aを形成する際に、周辺領域にも、Poly−Si層4bによるダミーパターンを形成し、層間絶縁膜5の段差を吸収する。 - 特許庁
A metal wire 40 is formed on a second interlayer film 27 with a predetermined gap to a first metal light shielding film 28 so as to electrically connect a reflection electrode 13 and the source 10c of a pixel transistor 10.例文帳に追加
金属配線40は、反射電極13と画素トランジスタ10のソース10cとを電気的に接続するために、第2層間膜27上に第1金属遮光膜28と所定の間隙を有して形成されている。 - 特許庁
When manufacturing the semiconductor, it is plasma processed by a non-nitriding atmosphere after being polish processed by CMP to form a damage layer on an upper layer portion of the second interlayer insulating film 3 and on an upper layer portion of the conductive layer 5.例文帳に追加
またその製造に際しては、CMPによる研磨処理の後に、非窒化性雰囲気でプラズマ処理を行い、第2の層間絶縁膜3の上層部および導体膜5の上層部にダメージ層を形成する。 - 特許庁
If the polishing rate R is measured when the flat face is polished after the convex 4 is removed, a time required for making the interlayer insulating film 3 into a desired film thickness can be obtained by the method.例文帳に追加
この方法によると、凸部4を除去した後の平坦な面を研磨するときの研磨レートRさえ実測すれば、層間絶縁膜3を所望の膜厚にするのに必要な時間を求めることができる。 - 特許庁
To provide a technique for executing proper interlayer transfer by solving a failure due to increase of spherical aberration change when a layer interval to be transferred becomes wider in transfer between recording layers of a multilayer optical disk.例文帳に追加
多層光ディスクの記録層間移動において、移動する層間隔が広くなると球面収差変化が増大することによる不具合を解決し、適正な層間移動を実行するための手法を提供する。 - 特許庁
To provide a lamination wiring board which enables high density pattern formation and its manufacturing method by making charging of a via hole easy when an interlayer connection structure, wherein the thickness of an insulation layer is relatively large, is formed.例文帳に追加
絶縁層の厚さが比較的大きい層間接続構造を形成する際のビアホールの充填を容易にし,高密度なパターン形成ができる積層配線板およびその製造方法を提供すること。 - 特許庁
To provide an interlayer film for a laminated glass, which can control the hue of the laminated glass to light yellow by lowering a UV transmission rate while retaining a high transmission rate of visible light, and has excellent light resistance; and to provide the laminated glass.例文帳に追加
高い可視光線透過率を保持しながら、紫外線透過率を低下させ、淡い黄色に色調を制御することが可能であり、耐光性に優れた合わせガラス用中間膜、及び、合わせガラスを提供する。 - 特許庁
After a silicon nitride film 6 is formed as an oxygen transmission preventing film on the first interlayer insulating film 2 and a barrier metal 5, the silicon nitride film 6 is ground by the CMP method, until the surface of the barrier metal 5 is exposed.例文帳に追加
第1の層間絶縁膜2及びバリアメタル5上に酸素透過防止膜として、窒化シリコン膜6を形成した後、CMP法によりバリアメタル5上表面が露出するまで、窒化シリコン膜6を研磨する。 - 特許庁
Consequently, a film structure is damaged by the deformation of an interlayer insulating film 22 formed of a soft material in association with pressing to the spacer 31, thereby avoiding short circuit of the pixel electrode film 29 and common electrode film 23.例文帳に追加
このため、スペーサ31への押圧に伴う軟材料からなる層間絶縁膜22の変形によって膜構造が破損し画素電極膜29と共通電極膜23とが短絡することが回避される。 - 特許庁
To provide a ferroelectric memory for preventing deterioration in a ferroelectric capacitor by preventing hydrogens from being generated by the contact of metal wiring and an interlayer insulating film, and to provide a manufacturing method of the ferroelectric memory.例文帳に追加
金属配線と層間絶縁膜との接触による水素の発生を防止することで、強誘電体キャパシタの劣化を防止した、強誘電体メモリ、及び該強誘電体メモリの製造方法を提供する。 - 特許庁
To reduce short-circuit between a signal line and a common electrode in a lateral electric field type liquid crystal display device in which at least a part of the signal line is covered with the common electrode via an interlayer insulation film.例文帳に追加
信号線の少なくとも一部を層間絶縁膜を介して共通電極で被覆するようにした横方向電界型の液晶表示装置において、信号線と共通電極との間のショートを低減する。 - 特許庁
To provide a method for manufacturing a multilayer ceramic substrate, wherein cracks can be prevented from occurring around an interlayer connecting conductor when carrying out a mechanical polishing, and the need for many steps is eliminated after the process of the mechanical polishing.例文帳に追加
機械研磨の際に層間接続導体の周囲にクラックが発生することを防止できるとともに、機械研磨の加工以降に多くの工程を必要しない多層セラミック基板の製造方法を提供すること。 - 特許庁
An ESD protection device comprises a ceramic multilayer substrate 12 in which insulation layers 12a-12d are laminated, an external electrode 16, at least one of an in-plane connection conductor 14 or an interlayer connection conductor 13, and a mixed part 18.例文帳に追加
絶縁層12a〜12dが積層されたセラミック多層基板12と、外部電極16と、面内接続導体14又は層間接続導体13の少なくとも一方と、混合部18とを備える。 - 特許庁
The gate electrode is formed along the inner wall of a contact hole (810) bored at the side of a part overlapping the semiconductor layer in the interlayer dielectric, so that it is electrically connected to the lower light shielding film.例文帳に追加
ゲート電極は、層間絶縁膜のうち半導体層に重なる部分の脇に開孔されたコンタクトホール(810)の内壁に沿って形成されることにより、下側遮光膜に電気的に接続されている。 - 特許庁
To prevent an organic passivation film in a peripheral seal part and an interlayer dielectric disposed by low-temperature CVD formed on the organic passivation film from being peeled off in an IPS liquid crystal display device.例文帳に追加
IPS方式の液晶表示装置において、周辺シール部における有機パッシベーション膜と有機パッシベーション膜の上に配置された低温CVDによって形成された層間絶縁膜の剥離を防止する。 - 特許庁
To provide a multilayer ceramic substrate, capable of suppressing the occurrence of cracks near an interlayer connecting conductor section, preventing the destruction of a substrate, and enhancing the bonding strength of a protruding member, and to provide a method for producing the substrate.例文帳に追加
層間接続導体部の近傍にクラックが発生することを抑制し、基板の破壊を防止して、突出部材の接合強度を高めることができる多層セラミック基板及びその製造方法を提供する。 - 特許庁
To provide a polishing method in which improvement in polishing speed of a silicon oxide film or the like and reduction in polishing scratches can be easily performed in a CMP technology of planarizing an interlayer insulating film, a BPSG film and an STI film.例文帳に追加
層間絶縁膜、BPSG膜、STI膜を平坦化するCMP技術において、酸化珪素膜等の研磨速度の向上と、研磨傷の低減を容易に行なうことができる研磨方法を提供する。 - 特許庁
An organic material is used for an interlayer insulating film 111 covering a switching element and each wiring, a mask of a metal film 112 is used, and a contact hole is formed by a dry etching method, thereby forming a wiring 114.例文帳に追加
スイッチング素子および各配線を覆う層間絶縁膜111として有機材料を用い、且つ、金属膜112のマスクを用い、ドライエッチング法によってコンタクトホールを形成し、配線114を形成する。 - 特許庁
To provide a polyester-based laminated film and a vapor deposition film using the polyester-based laminated film excelling in gas barrier property and also excelling in flatness and interlayer adhesion force in spite of laminating different polyester.例文帳に追加
本発明の目的は、ガスバリア性に優れ、異なるポリエステルを積層しているにも関わらず平面性及び層間接着力に優れるポリエステル系積層フィルム、及びそれを用いた蒸着フィルムを提供することである。 - 特許庁
The oxide thin-film transistor substrate 1 is characterized in that a protection film 10 covering over an oxide semiconductor layer 7 is formed on an upper surface of an interlayer insulating layer 8 being the same layer as a pixel electrode 9 apart from the pixel electrode 9.例文帳に追加
酸化物薄膜トランジスタ基板1は、酸化物半導体層7の上方を覆う保護膜10を、画素電極9と同一層である層間絶縁層8の上面に、画素電極9とは離間して形成した。 - 特許庁
To provide a separator for a lithium ion secondary battery which has no pinhole, improves interlayer detachability between a layer obtained by electrospinning and a base material layer, improves heat resistance and also improves internal resistance.例文帳に追加
本発明の課題は、ピンホールがなく、静電紡糸により得られた層と基材層との層間剥離性が優れ、耐熱性に優れると共に内部抵抗に優れたリチウムイオン二次電池用セパレータを提供することにある。 - 特許庁
To efficiently provide an electrolyte-electrode assembly formed by interposing an electrolyte layer and intermediate layer between an anode electrode layer and a cathode electrode layer, and to eliminate concern about interlayer peeling and warpage.例文帳に追加
アノード電極層とカソード電極層との間に、少なくとも、電解質層及び中間層が介装された電解質・電極接合体を効率よく得るとともに、層間剥離が生じる懸念を払拭する。 - 特許庁
A plasma nitride film layer 121 is formed on the interlayer insulation film 109 and the aluminum wiring layer 141, and an opening 123 penetrating the plasma nitride film layer 121 is formed between a dicing region and the seal ring.例文帳に追加
そして層間絶縁膜109及びアルミ配線層141上にプラズマ窒化膜層121を形成し、ダイシング領域とシールリングとの間に、プラズマ窒化膜層121を貫通する開口部123を設ける。 - 特許庁
To provide a decorative material having no problem of generating noxious matters in combustion, no problem of separation or warping, excellent in interlayer adhesiveness, concealing performance, the sufficient abrasion resistance of the surface, and excellent in productivity.例文帳に追加
燃焼時の有害物質発生の問題がなく、剥離やそりの問題がなく、層間接着性に優れ、隠蔽性があり、表面の耐摩耗性が十分であり、かつ生産性に優れた床用化粧材を提供する。 - 特許庁
A solder bump 10 is formed by a reflow, while the electronic component 9 is mounted and soldered; and an interlayer insulating sheet 11 is stuck on one surface of the first board, while coating the solder bump and the electronic component.例文帳に追加
その後、リフローして半田バンプ10を形成すると共に電子部品9の実装半田付けを行い、半田バンプ及び電子部品を覆って第1基板の一面上に層間絶縁シート11を貼付する。 - 特許庁
To provide a method for selectively synthesizing a B-alkylborazine, to which different substituents are introduced on a boron (B) atom, to be used for forming an interlayer insulation film of a semiconductor, a barrier metal layer, or an etch stopper layer.例文帳に追加
半導体用層間絶縁膜、バリアメタル層、エッチストッパー層の形成に用いられるホウ素(B)原子上に異なる置換基が導入されたB−アルキルボラジンを、選択的に合成しうる手段を提供する。 - 特許庁
In the organic EL display device having a micro-cavity structure, a convex curvature shape portion 15 is formed swelling at an organic EL element 3 forming part of an interlayer insulating film 14 so as to correspond to a pixel aperture.例文帳に追加
マイクロキャビティ構造を備えた有機EL表示装置において、凸状湾曲形状部15を画素開口部に対応するように層間絶縁膜14の有機EL素子3形成箇所に膨出形成する。 - 特許庁
To uniformize applied pressure and conduction of heat during a hot pressing process when manufacturing a circuit forming board using a configuration for manifesting electrical connection by compression of a conductive paste, or the like as an interlayer connection means.例文帳に追加
層間接続手段として導電性ペースト等の圧縮により電気的接続を発現する構成を用いた回路形成基板を製造する場合の熱プレス工程中の加圧力と熱伝導の均一化を図る。 - 特許庁
To perform recording and reproducing to/from a multilayer optical disk having at least first and second recording layers, by use of an objective lens having NA of at least 0.8, while ensuring stable interlayer jump.例文帳に追加
少なくとも第1の記録層と第2の記録層とを備える多層光ディスクに対して、開口数が0.8以上の対物レンズを用いて、安定した層間ジャンプを行ないながら記録又は再生を行なう。 - 特許庁
To provide a substrate processing method, capable of processing a substrate at a low temperature so that a barrier film is able to have film thickness that ensures sufficient barrier performance, while suppressing evaporation of moisture in an interlayer insulating film.例文帳に追加
層間絶縁膜中の水分の蒸発を抑制しつつ、バリア膜に、充分なバリア性を確保するための膜厚を得ることが可能となるように、基板を低温で処理できる基板処理方法を提供すること。 - 特許庁
To hold a low dielectric constant state with large influence of RC delay, and to improve mechanical intensity of a region except for the region in a low dielectric constant film used for an interlayer insulating film.例文帳に追加
層間絶縁膜に用いられる低誘電率膜において、RC遅延の影響が大きい領域の低誘電率状態を保持しつつ、それ以外の領域の機械的強度を高めることを可能にする。 - 特許庁
The wiring layer 4 of the first wiring board 1 and the wiring layer 8 of the second wiring board 6, which are opposed to each other are interlayer connected through conductive bumps 12, which are arranged in such a way that they penetrate the insulating layer 11.例文帳に追加
対向する第1の配線基板1の配線層4と第2の配線基板6の配線層8とは、絶縁層11を貫通するように配設された導電性バンプ12により層間接続させる。 - 特許庁
To provide an abrasive and a polishing method of a substrate using the abrasive that can easily reduce polishing scratch after polishing of a silicon oxide film etc., with respect to CMP technique for flattening an interlayer insulating film, a BPSG film, and an STI film.例文帳に追加
層間絶縁膜、BPSG膜、STI膜を平坦化するCMP技術において、酸化珪素膜等の研磨後の研磨傷低減を容易に行うことができる研磨剤及び研磨方法を提供する。 - 特許庁
On a primary interlayer dielectric 106 and lower metallic film pattern 108b, there is disposed an intermetal insulating film 112 having a via contact hall 120b that exposes part of the surface of the lower metallic film pattern 108b.例文帳に追加
第1層間絶縁膜106及び下部金属膜パターン108b上には下部金属膜パターン108bの一部表面を露出させるビアコンタクトホール120bを有する金属間絶縁膜112が配される。 - 特許庁
In this case, in the peripheral wiring region, an etching stop film 121 is formed on a boundary portion between the interlayer insulating films 117 and 113 which is a region equivalent to the lower part of the metallic wiring 124.例文帳に追加
ここで、周辺配線領域では、層間絶縁膜113と層間絶縁膜117との境界部分であって、金属配線124の下部に相当する領域には、エッチングストップ膜121が形成されている。 - 特許庁
One terminal end 3a of the inductor coil 8 is located at the top of the pyramid 9 and is connected with an upper metallic wiring layer 7 by means of a through hole 6 formed in an interlayer insulating film 4 and a planarizing layer 5.例文帳に追加
インダクタコイル8の一方の終端3aは、角錐台9頂部に位置し、層間絶縁膜4及び平坦化層5に形成されたスルーホール6を介し上層の金属配線層7に接続される。 - 特許庁
Further, a plate contact 34 is provided, that penetrates the interlayer dielectric 30 connecting a shield line 33 and a plate electrode 16b, and this shield line 33 is provided in the same distribution layer as that of the bit line 32.例文帳に追加
また、層間絶縁膜30を貫通してシールド線33とプレート電極16bとを接続するプレートコンタクト34が設けられており、このシールド線33がビット線32と同じ配線層に設けられている。 - 特許庁
An etching stop layer 124 and an interlayer insulating film 126 are sequentially formed on the entire surface of a resultant substrate, and then subjected to etching operation to form a first contact hole 128a and a second contact hole 128b for a borderless contact.例文帳に追加
結果物の全面にエッチング阻止層124および層間絶縁膜126を順次に形成した後、これをエッチングして第1コンタクトホール128aおよびボーダレスコンタクト用第2コンタクトホール128bを形成する。 - 特許庁
To obtain a coating fluid for silica-based film forming useful as a flattening film, an interlayer insulating film or the like used in a production of a semiconductor element and having low dielectric constant and to provide a method for efficiently producing the coating fluid.例文帳に追加
半導体素子の製造において使用される平坦化膜や層間絶縁膜などとして有用な比誘電率の低いシリカ系被膜形成用塗布液及びこのものを効率よく製造する方法を得る。 - 特許庁
To obtain a film-forming composition which provides a coating film exhibiting a relative dielectric constant of 2.5 or below and excellent in elasticity, low moisture absorption and crack resistance of the coating film as an interlayer insulating film material in semiconductor devices.例文帳に追加
半導体素子などにおける層間絶縁膜材料として、2.5以下の比誘電率を示し、かつ塗膜弾性率、低吸湿性及び耐クラック性に優れる塗膜が得られる膜形成用組成物を得る。 - 特許庁
On the upper surface of a first interlayer insulation layer 5, a first local interconnect line 6 connecting the drain region 4B and a part of gate electrodes 3B and 3D of an MOS transistor T with an uppermost layer interconnect line 12 is formed.例文帳に追加
第一の層間絶縁層5の上面に、MOSトランジスタTのドレイン領域4B及び一部のゲート電極3B、3Dと最上層配線12とを接続する第一の局所配線6を形成する。 - 特許庁
To obtain a highly dense multilayer printed wiring board by reducing complication of processes and cost raise due to increases in times of perforation and plating, and stabilizing interlayer alignment accuracy in a sequential laminate method.例文帳に追加
シーケンシャル積層法における、穴明け・めっき回数の増加による工程の複雑化とコストアップを低減し、層間位置合わせ精度を安定化し、信頼性の高い高密度多層プリント配線板を実現する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|