「memory testing」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To realize a semiconductor memory element capable of analyzing its malfunction in a fast actual operation state even by using a simple testing system.例文帳に追加

簡単なテストシステムを用いても、高速に実動作状態中の誤動作解析が可能な半導体記憶素子の実現を課題とする。 - 特許庁

The method for testing the product character inputs the identification number of the product 13 into a classifier 18 by a memory 11, inputs the testing data to the classifier 18 by a personal computer 14 and classifies the product 13 to each characteristic rank, corresponding to the testing data according to the classifier 18.例文帳に追加

メモリ１１により製品１３の識別番号を層別器１８に入力するとともに、検査データをパソコン１４により層別器１８に入力し、さらに層別器１８により製品１３を検査データに応じた特性ランク毎に層別する製品特性の検査方法とした。 - 特許庁

The semiconductor testing apparatus for testing an LCD driver comprises a memory map for previously designating an address for storing the data at each output pin and step voltage of the LCD driver to store the data in the address corresponding to the memory map irrespective of the capturing order of the pins and the steps of the test data.例文帳に追加

ＬＣＤドライバを試験する半導体試験装置において、ＬＣＤドライバの出力ピンとステップ電圧毎にデータを格納するアドレスの番地をあらかじめ指定したメモリマップを設け、試験データのピンとステップの取り込み順に関係無く、該メモリマップの対応するアドレスの番地に格納する。 - 特許庁

Arranging a conductive pad 10p for testing to determine the right or wrong of the conductive state of a microcomputer chip 2 and a memory chip 4 at the outside of a conductive pad 9p for external input/output shortens a path of a wiring for connecting the microcomputer chip 2 and the memory chip 4 to the conductive pad 10p for testing.例文帳に追加

マイコンチップ２とメモリチップ４の導通状態の良否を判定するためのテスト用導電パッド１０ｐを外部入出力用導電パッド９ｐの外側に配置し、マイコンチップ２およびメモリチップ４をテスト用導電パッド１０ｐに接続する配線の経路を短縮する。 - 特許庁

This device is prepared for each testing module, and has a module memory unit which stores at least either diagnostic data or correction data, performs at least one of diagnosis and correction of the testing module, and stores the diagnostic data or correction data in the module memory unit.例文帳に追加

本装置は、試験モジュールごとに設けられ、診断データまたは校正データの少なくとも一方を格納するモジュール記憶部を設け、試験モジュールの診断または校正の少なくとも一方を行い、診断データまたは校正データをモジュール記憶部に格納することを特徴とする装置である。 - 特許庁

Further, the input/output terminals ID 8 and 9 of the testing equipment 2 are connected to a multifunction terminal DQ 8/BUSY of the flash memory 1 and the input/output terminal ID 9 is set for exclusive use for input of data to the testing equipment 2.例文帳に追加

更に、試験装置２の入出力端子ＩＯ８，９を、フラッシュメモリ１の多機能端子ＤＱ８／ＢＵＳＹに接続し、この入出力端子ＩＯ９を試験装置２へのデータ入力専用に設定する。 - 特許庁

To provide a semiconductor integrated circuit capable of testing a high-speed memory at a real operation speed even when the operational speed of a BIST circuit is restricted.例文帳に追加

ＢＩＳＴ回路の動作速度を抑えても実動作速度で高速メモリのテストを実施できる半導体集積回路を提供する。 - 特許庁

To realize a high speed operation without using any memory whose access time is fast or any high speed element in the sequence control circuit of a semiconductor testing device.例文帳に追加

半導体試験装置のシーケンス制御回路において、アクセス時間の速いメモリや高速素子を用いることなく高速動作を可能にする。 - 特許庁

To provide an erase function testing method of a semiconductor nonvolatile memory executing the erase function test in sector units in a short time.例文帳に追加

セクタ単位での消去機能の試験を短時間で実行することができる、半導体不揮発性メモリの消去機能試験方法を提供する。 - 特許庁

To provide a memory test circuit capable of testing ROMs having ID and checksum areas in addition to user data areas altogether.例文帳に追加

ユーザデータ領域に加えて、ＩＤ領域とチェックサム領域を有するＲＯＭを一括して試験することができるメモリテスト回路を提供する。 - 特許庁

This circuit is provided with a coincidence detecting circuit 42 for testing whether plural output signals read out from plural memory cell arrays Cell 0-Cell 3 coincide or not.例文帳に追加

複数のメモリセルアレイCell0〜Cell3から読み出した複数の出力信号が一致しているか否かを検査する一致検出回路４２を設ける。 - 特許庁

To provide a semiconductor memory device capable of testing whether data read out of a memory cell are correct and whether there is a deviation between the timing where the data are read out of the memory cell and outputted to the outside and the timing where a WAIT signal is canceled.例文帳に追加

メモリセルから読出されたデータが正しく、かつメモリセルからデータが読み出されて外部に出力されるタイミングとＷＡＩＴ信号が解除されるタイミングとの間にずれがないかのテストを可能とする半導体記憶装置を提供する。 - 特許庁

A semiconductor integrated circuit 1 comprises at least one memory 21 for storing data, and at least one BIST (Built-In Self Test) circuit 10 for testing the memory 21.例文帳に追加

半導体集積回路１は、データを記憶する少なくとも１つのメモリ２１と、メモリ２１をテストする少なくとも１つのＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路１０と、を備える。 - 特許庁

To provide the acceleration testing method of a computer for specifying a part where any failure is generated by reducing the reproducing period of any latent failure such as memory leak due to memory release leakage.例文帳に追加

メモリ解放漏れによるメモリリークなど潜在的な不具合は、不具合を持ったプログラムを計算機上で長期間動作させることではじめて顕在化するため、再現試験に長期間を要する。 - 特許庁

To provide a method for testing a semiconductor memory device, which detects a minute defect in an SRAM memory cell without finely controlling a voltage or excessively increasing measuring time.例文帳に追加

電圧を細かく制御させることなく、かつ測定時間を極端に増大させることなく、ＳＲＡＭメモリセルの微小欠陥を検出可能な半導体記憶装置の試験方法を提供する。 - 特許庁

To provide a pattern generating device for testing a memory which can access a memory to be tested having an address region being in relation of 2n or more without generating a needless address other than the region.例文帳に追加

２^n以上の関係にあるアドレス領域を持つ被試験メモリに対して、その領域以外の無駄なアドレスを発生させることなく、アクセスすることができるメモリ試験用パターン発生装置を提供する。 - 特許庁

The performance determination testing medium having a recorded area 102 and an unrecorded area 103 is used, performance determination testing data is read from the recorded area 102 in the performance determination testing of the information recording/reproducing device, and the data is temporarily stored in a buffer memory, whereby the performance testing is carried out without making any performance determination test data in the information recording/reproducing device.例文帳に追加

既記録領域１０２と未記録領域１０３とを有する性能判定試験媒体を用い、情報記録再生装置の性能判定試験時に既記録領域１０２から性能判定試験データを読み出し、該データをバッファメモリに一時的に格納することで、情報記録再生装置内で性能判定試験データを作成することなく性能判定試験を実行する。 - 特許庁

An IC tester for testing an object to be tested is improved by pattern data being outputted from a pattern memory based on an address.例文帳に追加

本発明は、アドレスに基いてパターンメモリが出力するパターンデータにより、被試験対象を試験するＩＣ試験装置に改良を加えたものである。 - 特許庁

The testing device 2 contains a unit 23 for assignment in which assignment to physical address of memory is stored in readable, for the environmental model variable.例文帳に追加

テスト装置２は環境モデル変数の、メモリの物理アドレスに対する割り当てが読み出し可能に格納されている割り当てのためのユニット２３を含んでいる。 - 特許庁

To provide a semiconductor test device which can store address data of a defective memory cell and which is inexpensive, a method for testing a semiconductor, and a method for manufacturing a semiconductor device.例文帳に追加

不良メモリセルのアドレスデータを記憶可能で、且つ安価な半導体試験装置、半導体試験方法、および半導体装置の製造方法を提供する。 - 特許庁

Result data tested by a memory testing system 11 is collected by a data storage-forward-distribution machine 12, and then distributed to a plurality of distributed analyzing machines 13 (131 to 13n).例文帳に追加

メモリテストシステム１１で試験された結果データはデータ集配・分配マシン１２により収集されたのち、複数の分散解析マシン１３に分配される。 - 特許庁

To easily identify the position of a faulty memory cell by selectively breaking a redundant block for testing according to a specific address and an instruction being provided externally after chip packaging.例文帳に追加

冗長メモリセルブロックを選択的に遮断してテストすることによって不良メモリセルの位置判別が容易な半導体メモリ装置を提供する。 - 特許庁

To provide a semiconductor memory device which shares a read/write amplifier among a plurality of banks and a method for testing the same, capable of improving test efficiency.例文帳に追加

テスト効率を向上させることができる、リードライトアンプを複数のバンクで共有する半導体記憶装置及びそのテスト方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device having non-volatile memory elements with which testing at a high temperature is possible and shortening of the manufacturing process is realized.例文帳に追加

高温での試験が可能となり製造工程の短縮を実現する不揮発性記憶素子を有する半導体装置の製造方法の提供。 - 特許庁

To provide a semiconductor testing apparatus which stores data in a predetermined address of a memory without preprocessing of calculating each test to shorten a calculating time.例文帳に追加

本発明は、各試験の演算の前処理無しに、所定のメモリのアドレスの番地へ格納させて演算時間を短縮した半導体試験装置を提供する。 - 特許庁

To provide a semiconductor testing device capable of resuming a sequence for connection of each unit without using information stored in a memory.例文帳に追加

各ユニットを接続するシーケンスを再開するときに、メモリに記憶された情報を使用することなく、シーケンスを再開できる半導体試験装置を提供する。 - 特許庁

To provide semiconductor wafer reduced in the manufacturing cost thereof and the testing method of a ferroelectric memory device which is capable of reducing the manufacturing cost of the same.例文帳に追加

製造コストが低減された半導体ウエハ、ならびに製造コストを低減することができる強誘電体メモリ装置の試験方法を提供する。 - 特許庁

To provide a method for testing a non-volatile memory capable of simplifying a test program and carrying out write and read-out tests as a series of tests.例文帳に追加

試験プログラムが簡素化でき、書込みと読出しの試験を一連の試験として行うことができる不揮発性メモリの試験方法を提供する。 - 特許庁

The reference memory cell 3 for testing includes a reference selection transistor T1r, and a reference cell transistor T2r connected to the reference selection transistor T1r in series.例文帳に追加

試験用基準メモリセル３は、基準選択トランジスタＴ１ｒと、該基準選択トランジスタＴ１ｒに直列接続された基準セルトランジスタＴ２ｒとを有する。 - 特許庁

To provide a semiconductor memory device in which a package testing is conducted within a bandwidth other than a default bandwidth without correcting the wiring for a package option pad.例文帳に追加

パッケージオプションパッドに対するワイヤーリングの修正なしにデフォルトバンド幅以外のバンド幅でパッケージテストを行うことのできる半導体メモリ素子を提供する。 - 特許庁

To provide a ferroelectric memory, in which the control by an external testing device is easily performed, and in which a redundancy relief test can be performed with high reliability.例文帳に追加

外部試験装置による制御が簡単で信頼性の高い冗長救済試験を行うことができる強誘電体メモリを提供する。 - 特許庁

To provide a semiconductor device, reducing a test time for outputting a result of comparing a data pattern for testing with a data read out from a memory cell array.例文帳に追加

テスト用のデータパターンとメモリセルアレイから読み出したデータとの比較結果を出力するテスト時間を短縮する半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor testing device capable of eliminating waste in storage capacity in a pattern memory, as well as detecting an error at a high speed by hardware.例文帳に追加

パターンメモリにおいて記憶容量の無駄を廃すると共に、ハードウェアによって高速にエラー検出をすることが可能な半導体試験装置を提供する。 - 特許庁

To provide a test apparatus testing appropriately a memory to be tested which performs simultaneously write-in and read-out of data for a plurality of blocks by multi-bank operation.例文帳に追加

マルチバンク動作により複数のブロックに対して同時にデータの書き込み又は読み出しを行う被試験メモリを適切に試験する試験装置を提供する。 - 特許庁

To provide a semiconductor testing device and a parallel processing method for it having a plurality of memory banks, a controller, and a data processing processor for performing measurement and data processing in parallel.例文帳に追加

複数のメモリバンクとコントローラとデータ処理プロセッサとを備え、測定の実行とデータ処理を並行して行う半導体試験装置と並列処理方法。 - 特許庁

To provide a semiconductor memory device capable of testing the operation margin of an internal circuit while separating address latch operation from internal operation according to a command input.例文帳に追加

アドレスラッチ動作とコマンド入力に応じた内部動作とを切り分け、内部回路の動作マージンを試験できる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device which enables mask/ disable operation only with control of only one mask/disable terminal during the testing time.例文帳に追加

試験の際に１つのマスク／ディセーブル端子の制御のみでマスク／ディセーブル動作をおこなうことができる半導体記憶装置を提供することを課題とする。 - 特許庁

In the semiconductor testing device, an algorithmic pattern generator has an address generation part and a scrambler, which has a plurality of the scramble memory.例文帳に追加

半導体試験装置であって、アルゴリズミックパターン発生器はアドレス発生部とスクランブラを有し、該スクランブラは複数のスクランブルメモリを有することを特徴とする。 - 特許庁

To easily debug a program for testing a semiconductor for a semiconductor device operating, based on packet data such as a packet transfer type memory device.例文帳に追加

パケット転送型メモリデバイスのようにパケットデータに基づいて動作する半導体デバイスに対する半導体試験用プログラムを容易にデバッグできるようにする。 - 特許庁

To provide a semiconductor device capable of suppressing the occupied area of a test circuit from increasing and simultaneously testing operations tests of plural memory circuits.例文帳に追加

試験回路の占有面積増加を抑え、且つそれにより複数のメモリ回路の動作試験を同時に実施することが可能な半導体装置を提供すること。 - 特許庁

When simultaneously testing a plurality of semiconductor memories, operation of a defective semiconductor memory is prevented from affecting the tests of the other semiconductor memories.例文帳に追加

複数の半導体メモリを同時に試験するときに、正常に動作しない半導体メモリの動作が他の半導体メモリの試験に影響することを防止できる。 - 特許庁

To test an integrated circuit without changing the constitution of the integrated circuit of a testing object and without providing a large capacity of test vector memory.例文帳に追加

テスト対象の集積回路の構成を変更する必要がなく、大容量のテストベクトルメモリも設けることなく、集積回路のテストを可能にする。 - 特許庁

To provide a semiconductor integrated circuit mounting a non-volatile memory capable of performing characteristic testing of the non-volatile memory via an external terminal, and further of preventing a surge voltage from being communicated to the non-volatile memory even in the case that the surge voltage is applied to the external terminal.例文帳に追加

不揮発性メモリを搭載した半導体集積回路において、外部端子を通して不揮発性メモリの特性テストを実施し、更に、その外部端子にサージ電圧が印加された場合であっても、そのサージ電圧が不揮発性メモリに伝わることを防止する。 - 特許庁

To miniaturize a testing device for an electronic part substrate suitable for testing the electronic part substrate while the electronic part substrate such as, for example, memory module is stored, provide a testing method therefor, and improve throughput of a test process.例文帳に追加

たとえばメモリモジュールなどの電子部品基板を収容した状態で、電子部品基板を試験するために適した電子部品基板の試験装置および試験方法であって、特に、装置の小型化と試験工程のスループットの向上とを図ることができる電子部品基板の試験装置および試験方法を提供すること。 - 特許庁

This testing device has a gripping mechanism 120a, 120b for gripping freely detachably a testing tray 20 for holding a memory module, a moving body 110 for hanging and holding the gripping mechanism 120a, 120b, and a driving mechanism 144 for moving the moving body 110 in the state where the testing tray 20 is gripped by the gripping mechanism 120a, 120b.例文帳に追加

メモリモジュール１０を保持する試験用トレイ２０を着脱自在に把持する把持機構１２０ａ，１２０ｂと、把持機構を吊り下げ保持する移動体１１０と、把持機構により試験用トレイ２０を把持した状態で、移動体１１０を移動させる駆動機構１４４とを有する試験装置。 - 特許庁