「memory testing」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

METHOD FOR REPAIRING AND ANALYZING DEFECTIVE MEMORY AND MEMORY-TESTING DEVICE WITH DEVICE FOR REPAIRING AND ANALYZING DEFECTIVE MEMORY TO WHICH THE ANALYSIS METHOD IS APPLIED例文帳に追加

メモリの不良救済解析方法及びこの解析方法を適用した不良救済解析器を搭載したメモリ試験装置 - 特許庁

SYSTEM AND METHOD FOR TESTING MEMORY WITH EXPANSION CARD USING DMA例文帳に追加

ＤＭＡを使用して拡張カードでメモリをテストするためのシステムおよび方法 - 特許庁

TESTING DEVICE FOR NONVOLATILE SEMICONDUCTOR MEMORY DEVICE BEING ELECTRICALLY ERASABLE AND WRITABLE例文帳に追加

電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置 - 特許庁

METHOD, SYSTEM, AND COMPUTER-READABLE CODE FOR TESTING FLASH MEMORY例文帳に追加

フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード - 特許庁

To provide a test method and a test device testing a flash memory in a short time.例文帳に追加

フラッシュメモリを短時間に試験する試験方法と、試験装置を提供する。 - 特許庁

To provide a memory test device for testing setup time Tds and hold time Tdh of a semiconductor memory.例文帳に追加

半導体メモリのセットアップ・タイムＴｄｓとホールド・タイムＴｄｈを試験するメモリ試験装置を提供する。 - 特許庁

Either a failure detection mode for testing the memory or a pseudo memory access mode for operating a bypass path circuit is set.例文帳に追加

メモリをテストする故障検出モード、迂回パス回路を動作させる擬似メモリアクセスモードのいずれかを設定する。 - 特許庁

Consequently, a circuit scale for testing of the memory core can be miniaturized and also the number of pins for testing of memory can be reduced, and an inexpensive tester can be used and the cost required for testing of the memory core can be reduced.例文帳に追加

したがって、メモリコアのテストのための回路規模を小さくできるとともに、メモリコアのテストのためのピン数を少なくすることができるので、安価なテスタを使用することができ、メモリコアのテストに要するコストを削減することが可能となる。 - 特許庁

To perform correct testing irrespective of presence of replacement even when a plurality of memory blocks are simultaneously accessed during parallel testing.例文帳に追加

パラレルテストにおいて複数のメモリブロックに同時にアクセスする場合であっても、置換の有無に関わらず正しくテストを行う。 - 特許庁

To provide a testing device which can shorten a testing time of a memory to be tested having a repair block for each area domain.例文帳に追加

リペアブロックをエリア領域毎に有する被試験メモリの試験時間を短縮することができる試験装置を提供する。 - 特許庁

To accelerate a test concerning a memory to be tested by shortening time for testing concerning each bit included in the memory cells of the memory to be tested.例文帳に追加

被試験メモリのメモリセルに含まれる各ビットに関する試験時間を短縮し、被試験メモリに関する試験を高速化することができる。 - 特許庁

To provide a semiconductor memory element and a semiconductor memory device that are designed for shortening the time necessary for testing a plurality of semiconductor memory elements.例文帳に追加

複数の半導体記憶素子の試験に要する時間の短縮を図った半導体記憶素子および半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device which achieves speed up of a testing operation.例文帳に追加

テスト動作の高速化を図ることが可能な半導体記憶装置を提供する。 - 特許庁

Based on these status signals, the external testing device can decide whether the data are set to be loaded on each mixed memory, or to be disregarded, thereby enabling the outer testing device to reduce the testing time for the memory of the device.例文帳に追加

これらの状態信号に基づいて、外部試験装置は、どのデータセットを各メモリ混載アレーからロードすべきか、無視すべきかを判断することができ、それによりデバイスに対するメモリ試験時間を減少する。 - 特許庁

To improve the test efficiency by testing simultaneously a normal memory cell space and a redundant memory cell space and to easily detect a short circuit between the normal memory cell space and the redundant memory cell space in a semiconductor memory.例文帳に追加

半導体記憶装置において、ノーマルメモリセル空間と冗長メモリセル空間を同時にテストして、テスト効率の向上、ノーマルメモリセル空間と冗長メモリセル空間とのショート検出を容易に行う。 - 特許庁

To store an output pattern of a device under test in the main memory, without increasing the band width request for the main memory by a testing apparatus.例文帳に追加

試験装置のメインメモリの要求バンド幅を増やすことなく、被試験デバイスの出力パターンをメインメモリに格納する。 - 特許庁

To provide a semiconductor memory which can analyze easily a defective state when defect is caused at testing of a memory.例文帳に追加

メモリのテスト時に不良が生じた場合、その不良状況の解析が容易な半導体記憶装置を提供する。 - 特許庁

To enable testing read-out after burn-in including an access time in a flash memory.例文帳に追加

フラッシュメモリにおいて、アクセスタイムを含むバーイン後の読み出しの検査ができるようにする。 - 特許庁

WORD LINE DRIVING CIRCUIT, SEMICONDUCTOR MEMORY DEVICE INCLUDING THE SAME, AND METHOD FOR TESTING THE SAME例文帳に追加

ワードライン駆動回路及びこれを備える半導体メモリ装置並びにそのテスト方法 - 特許庁

The terminal outputs an output of the timing adjustment circuit to the outside when testing the memory.例文帳に追加

端子は、メモリの試験時にタイミング調整回路の出力を外部に出力する。 - 特許庁

To provide an improved circuit and a method for testing deterioration of a ferroelectric memory cell.例文帳に追加

強誘電体メモリセルの劣化をテストする改良した回路及び方法を提供する。 - 特許庁

This invention relates to a method for testing constitution elements of a semiconductor memory.例文帳に追加

本発明は、半導体メモリー構成要素の試験のための方法に関するものである。 - 特許庁

METHOD FOR TESTING A PLURALITY OF MIXED LOADED MEMORY SITE LOCATED ON COMPUTER CHIP AND INTEGRATED CIRCUIT例文帳に追加

コンピュータチップ上にある複数のメモリ混載サイトを試験する方法及び集積回路 - 特許庁

To shorten a test time is a semiconductor test device testing a semiconductor memory.例文帳に追加

半導体メモリの試験を行う半導体試験装置に於いて、試験時間を短縮する。 - 特許庁

DEVICE AND METHOD FOR TESTING SEMICONDUCTOR, METHOD FOR MANUFACTURING SEMICONDUCTOR, AND SEMICONDUCTOR MEMORY例文帳に追加

半導体試験装置、半導体試験方法、半導体製造方法、ならびに半導体メモリ - 特許庁

To provide a memory-device testing apparatus by which a fail signal is transferred at high speed to a memory defect relief analysis part from a defect analysis memory part.例文帳に追加

不良解析メモリ部１００からメモリ不良救済解析部２００に、フェイル信号を高速で転送するメモリデバイス試験装置を提供する。 - 特許庁

To obtain a semiconductor testing apparatus which shortens the time required for judging whether the defective bit of a semiconductor memory can be relieved or not and which reduces the memory capacity of a defective-bit storage memory.例文帳に追加

半導体メモリの不良ビット救済可否判定に要する時間を短縮しかつ不良ビット記憶メモリの記憶容量を低減する。 - 特許庁

This semiconductor testing device 100 is provided with main body memory circuits 30, 31 storing defective information on the main body memory of the memory to be examined, and auxiliary memory circuits 40, 41 storing defective information on the auxiliary memory of the memory to be examined.例文帳に追加

本発明の半導体試験装置１００は、被試験メモリの本体メモリの不良情報を格納する本体メモリ回路３０，３１と、被試験メモリの予備メモリの不良情報を格納する予備メモリ回路４０，４１とを備える。 - 特許庁

Testing time can be reduced because simultaneous reading and writing on all the memory modules, memory devices and memory units can be carried out by bypassing the memory identification information.例文帳に追加

前記メモリ識別情報を無視することにより、全てのメモリモジュール、メモリ装置、乃至メモリユニットに対して同時に読み込んで書き込むことができるので、テスト時間が減少される。 - 特許庁

To reduce a manufacturing time for a semiconductor memory by suppressing increase of a testing time due to transfer processing of information of a defective memory cell to a buffer memory from a fail memory.例文帳に追加

フェイルメモリからバッファメモリへの不良メモリセル情報の転送処理に起因する試験時間の長時間化を抑制し、以って半導体メモリの製造時間の短縮化を図る。 - 特許庁

To provide a device to be tested, a testing system, a testing method, and a program capable of testing a nonvolatile memory, an input part and a display part even though they are defective.例文帳に追加

本発明は、不揮発メモリ、入力部、表示部に不良があってもテストを行える試験対象装置、試験システム、テスト方法及びプログラムを提供することを課題とする。 - 特許庁

To provide a semiconductor memory testing a margin concerning a read operation in a short testing period of time even when a keeper circuit is connected to a bit line, and also to provide a testing method thereof.例文帳に追加

ビット線にキーパー回路を接続しても、読み出し動作に関するマージンを短いテスト時間で検査することのできる半導体記憶装置およびその試験方法を提供する。 - 特許庁

METHOD FOR TESTING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE CONSTITUTED TESTABLE USING THE METHOD, METHOD FOR TESTING SEMICONDUCTOR MEMORY, AND THE SEMICONDUCTOR MEMORY CONSTITUTED TESTABLE USING THE METHOD例文帳に追加

半導体装置のテスト方法及び同方法を用いてテスト可能に構成した半導体装置、並びに半導体メモリのテスト方法及び同方法を用いてテスト可能に構成した半導体メモリ - 特許庁

The memory cell 1 is connected to a current comparison circuit 2 and a reference memory cell 3 for testing is connected to the current comparison circuit 2.例文帳に追加

メモリセル１は電流比較回路２に接続され、該電流比較回路２には試験用基準メモリセル３が接続されている。 - 特許庁

To provide a magnetic storage device having a test mode for testing a memory cell and a spare memory cell itself for saving the reference cell.例文帳に追加

リファレンスセルおよびリファレンスセルを救済するスペアメモリセル自体を試験するテストモードを備えた磁気記憶装置を提供する。 - 特許庁

To provide a memory tester which offers a minimal hardware solution to an address problem in testing a packet-based memory device.例文帳に追加

パケットベースのメモリ素子の検査においてアドレス問題に対する最小のハードウエアによる解決法を提供するメモリテスタの提供。 - 特許庁

To prohibit over-write-in and over-erasure of data with a bit unit in testing a function of a memory device such as a flash memory or the like.例文帳に追加

フラッシュメモリ等のメモリデバイスの機能試験に際し、ビット単位でデータの過剰書込み及び過剰消去を禁止する。 - 特許庁

It also discusses how memory testing software or hardware can still pass faulty memory. 例文帳に追加

そこではまた、メモリのテストを行うソフトウェアや、ハードウェアがなぜ問題のあるメモリを見逃してしまうかについても 議論されています。 - FreeBSD

To provide a semiconductor storage device capable of independently testing a memory cell array section and a logic section in a memory circuit.例文帳に追加

メモリセルアレイ部とメモリ回路内ロジック部をそれぞれ独立してテストすることが可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device, whose test time can be reduced by simultaneously testing a plurality of memory devices.例文帳に追加

同時に複数個のメモリ装置をテストすることによってテスト時間を減らすことができる半導体メモリ装置を提供する。 - 特許庁

A semiconductor device 1 has a logic circuit 2, a memory circuit 3, and a BIST circuit 4 for testing the memory circuit 3.例文帳に追加

半導体装置１は、ロジック回路２とメモリ回路３及びメモリ回路３のテスト用のＢＩＳＴ回路４を有している。 - 特許庁

To provide a microcomputer with a built-in nonvolatile memory that can reduce testing cost, by omitting the process of testing a microcomputer part with a logic tester.例文帳に追加

ロジックテスターによるマイコン部の検査の工程を省略し検査コストを削減できるような不揮発性メモリ内蔵マイコンを提供する。 - 特許庁

The operation mode includes a testing mode where characteristic testing of the non-volatile memory is performed by using the external terminal, and a user mode where the external terminal is not used.例文帳に追加

動作モードは、外部端子を用いて不揮発性メモリの特性テストを行うテストモードと、外部端子を使用しないユーザモードと、を含む。 - 特許庁

To rapidly test a high-speed memory such as a DDR memory or the like by rapidly testing the memory by using a simply, low cost constitution memory-testing unit.例文帳に追加

本発明はメモリ試験方法及び装置並びに記憶媒体に関し、簡単、且つ、安価な構成のメモリ試験装置を用いてメモリの試験を高速に行うことができ、ＤＤＲ型のメモリ等の高速メモリの試験も高速に行うことを可能とすることを目的とする。 - 特許庁

To provide a semiconductor memory capable of testing high-speed time performance by using a low-speed tester.例文帳に追加

低速テスタを使用して高速な時間性能が試験できる半導体記憶装置を提供する。 - 特許庁