「multiple bit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Since the boundary of the unit code data U1, U2, ... as shown in Fig.(c) is surely an N-bit integer multiple from the head, the unit code data are divided into a plurality of data at the boundary to perform decoding by parallel processing.例文帳に追加

図(c) に示す単位符号データＵ１，Ｕ２，...の境界は、必ず先頭からＮビットの整数倍目になるので、当該境界で複数に分割し、並列処理による復号化を行う。 - 特許庁

The data bus line in the word line direction, the bit string selection circuit and the sub latch circuit are provided in a belt-like region that extends along the word line direction between multiple memory areas.例文帳に追加

ワード線方向データバス線、ビットストリング選択回路及びサブラッチ回路は、複数のメモリ領域の間においてワード線方向に沿って延びる帯状領域に設けられる。 - 特許庁

Thus, even when the bit line is multiple-divided, the generation of signal delay is suppressed without increasing the number of column selection switches driven by one column selection line.例文帳に追加

そのためビット線が多分割された場合でも、１本のカラム選択線により駆動されるカラム選択スイッチ数を増加させずに信号遅延の発生を抑制することが可能となる。 - 特許庁

The pixel data of the second frame (search frame) is stored in a unit B with multiple memory cells in a memory cell array unit 20b arranged in a complement form in the direction to which the bit line BL is extending.例文帳に追加

第２のフレーム（探索フレーム）の画素データを、メモリセルアレイ部２０ｂの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＢに２の補数の形式で記憶する。 - 特許庁

To provide a transmitter and a receiver which can switch reading directions of a bit interleaver in a transmission system for time division multiplex of multiple kinds of digital modulation systems.例文帳に追加

複数種類のデジタル変調方式を時分割多重する伝送システムにてビットインターリーバの読み出し方向の切り替えを行う送信装置及びその受信装置を提供する。 - 特許庁

The pixel data of the first frame (reference frame) is stored in a unit A with multiple memory cells in a memory cell array unit 20a arranged in a straight binary form in a direction to which a bit line BL is extending.例文帳に追加

第１のフレーム（参照フレーム）の画素データを、メモリセルアレイ部２０ａの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＡに、ストレートバイナリの形式で記憶する。 - 特許庁

To directly and easily convert a multiple parallel signal light of spatially one dimension or two dimension to a high bit rate, 1 Tbit/s or more, serial signal light.例文帳に追加

空間的に１次元または２次元の多チャンネルのパラレル信号光を、直接かつ容易に、１Ｔｂｉｔ／ｓ以上というような高ビットレートのシリアル信号光に変換できるようにする。 - 特許庁

The correlation process system may comprise a branching filter with a function of frequency selection for fetching the input data by digital converting to the separated output terminal with respect to each channel, and a rewritable large scale integrated circuit for outputting the multiple bit sampling data inputted from the branching filter by selecting the appropriate bit set with the quantization level for each bit.例文帳に追加

相関処理系に、デジタル変換されて入力されたデータを、チャンネル毎に別々の出力端子に取り出す周波数選択機能を有する分波器と、分波器から入力された多ビットサンプリングデータを、ビット毎に量子化レベルを設定され適当なビットを選択して出力する書き換え可能な大規模集積回路とを設けてもよい。 - 特許庁

To apply the invention to a liquid crystal display device which, for example, has each pixel composed of multiple subpixels and represent gradations by driving multiple subpixels and to realize higher gradations and higher resolution of a multi-bit memory type display device by simplifying the layout of pixel circuits and electrodes constituting subpixels and easily realizing multi-bit constitution.例文帳に追加

本発明は、表示装置に関し、例えば１つの画素を複数のサブ画素により構成し、これら複数のサブ画素の駆動により階調を表現する方式の液晶表示装置に適用して、多ビットメモリ方式による表示装置において、サブ画素を構成する画素回路、電極のレイアウトを簡略化し、容易に多ビット化して高階調化、高解像度化することができるようにする。 - 特許庁

An MRAM device comprises: MTJ memory cells placed in a matrix; multiple bit lines corresponding to memory cell columns; multiple digit lines corresponding to memory cell rows; and a write current regulation part which regulates amperage of write current to be passed through the bit lines and/or the digit lines, for proper data write into each of the MTJ memory cells.例文帳に追加

ＭＲＡＭデバイスは、行列状に配置されたＭＴＪメモリセルと、メモリセル列に対応して配置される複数のビット線と、メモリセル行に対応して配置される複数のディジット線と、各ＭＴＪメモリセルに正常にデータ書込を行なうために、ビット線および／またはディジット線に流すべき書込電流の電流量を調整する書込電流調整部と備える。 - 特許庁

To provide an SIMD(Single Instruction Multiple Data) arithmetic unit that realizes plane data by each bit position of each of data from a data stream utilized for image compression coding by one instruction so as to considerably reduce the calculation time.例文帳に追加

画像圧縮符号化する際に活用されるデータ列から各データのビット位置毎のプレーンデータを生成することが１命令によって実現できるようになり、計算時間を大幅に短縮させる。 - 特許庁

By executing this to the whole image, a one-bit binarized image can be converted to a multiple-value gray scale image, and a high-definition transmission image can be generated by using the image after the conversion.例文帳に追加

これを画像全体に対して行うことで、１ビット二値画像を多値のグレイスケール画像に変換することができ、変換後の画像を用いて高精度な透過画像を生成することができる。 - 特許庁

A period of the signal from the second photosensor 30b and a period of a pattern of the bit signal are shorter than a period of the hour hand, and the least common multiple of each period agrees with the period of the hour hand.例文帳に追加

第２ホトセンサー３０ｂからの信号の周期及びビット信号のパターンの周期は、時針の周期よりも短く、かつ、それぞれの周期の最小公倍数が時針の周期と一致する。 - 特許庁

To provide a serial data communication device in which data are transferred at high speed without increasing a frequency of a reference clock even when a one-bit time is not an integer multiple of the reference clock.例文帳に追加

１ビット時間が基準クロックの整数倍とならない場合にも、基準クロックの周波数を上げることなくデータ転送を高速で行うことができるシリアルデータ通信装置を提供する - 特許庁

The number of stages is reduced by obtaining a quotient by multiple-bit unit concerning the dividend A and a partial remainder is previously calculated in an arithmetic circuit 2 so that the number of partial remainder selection circuits is reduced.例文帳に追加

被除数Ａに対して複数ビット単位で商を求めることにより段数を減らし、さらに演算回路２で予め部分剰余を計算しておくことにより、部分剰余選択回路数を減らす。 - 特許庁

To reduce the delay in communication between terminal stations through a control station as much as possible, increasing the number of stations to be accommodated while keeping the same bit rate in a time division multiple access communication system.例文帳に追加

時分割多元接続通信システムにおいて、同じビットレートのままで、収容局数を増やし、制御局を介して行う端末局間の通信の遅れをできるだけ少なくすることを目的とする。 - 特許庁

A delay circuit 24 of a clock for extracting circuit 20 delays the output of the LPF 16 only for the time interval corresponding to the half cycle of a frequency which corresponds to the least common multiple(LCM) of plural bit rates.例文帳に追加

クロック抽出回路２０の遅延回路２４は、複数のビットレートの最小公倍数に相当する周波数の半分の周期に相当する時間だけ、ＬＰＦ１６の出力を遅延する。 - 特許庁

Alternatively, each of a set of multiple DCT coefficients are modified, such that a function of the DCT coefficients of the set is equal to a quantization value indicative of a respective bit of the data to be stored.例文帳に追加

あるいは、多数のＤＣＴ係数からなる集合における各ＤＣＴ係数を、そのＤＣＴ係数の関数が記憶する各データビットを示す量子化値と等しくなるように変更する。 - 特許庁

A nonvolatile semiconductor memory device 1 includes a memory cell array 10 having a plurality of memory cells capable of storing multiple bits, a plurality of bit lines connected to the memory cell array 10, and a control circuit 19.例文帳に追加

不揮発性半導体記憶装置１は、複数ビットを記憶可能なメモリセルを複数個有するメモリセルアレイ１０と、メモリセルアレイ１０に接続された複数のビット線と、制御回路１９とを含む。 - 特許庁

The intial value V0 of data is stored in the memory cell group of arbitrary M bits in storage areas B0 to B10 having a capacity of (N+1) multiple, e.g., 11 times larger, of the bit number M necessary for data storage.例文帳に追加

データの格納に必要なビット数Ｍの（Ｎ＋１）倍、たとえば１１倍の容量を有する格納領域Ｂ０〜Ｂ１０内で任意のＭビットのメモリセル群にデータの初期値Ｖ０を格納する。 - 特許庁

The total value calculating means reads out a data row after the zero-value interpolation, block by block, and calculates a total value for each block, resulting from summing up products of bit values of the PDM signal and a pitch conversion multiple.例文帳に追加

合計値算出手段は、ゼロ値補間後のデータ列をブロック単位で読み出し、各ブロックごとにＰＤＭ信号のビット値とピッチ変換倍数との乗算値を合計した合計値を算出する。 - 特許庁

The invention includes: receiving control information by a physical resource with at least one out of a plurality of control information formats different in bit numbers via a physical control channel; and detecting, in the physical resource, control information bits which are coded into a given-integer multiple of a given bit number in the physical control channel, for the plurality of control information formats different in bit numbers.例文帳に追加

物理制御チャネルを介してビット数が異なる複数の制御情報フォーマットの少なくともいずれか１つにより制御情報を物理リソースにより受信するステップと、ビット数が異なる複数の制御情報フォーマットについて、物理制御チャネルにおいて所与のビット数の所与の整数倍に符号化された制御情報ビットを物理リソースにおいて検出するステップとを含む。 - 特許庁

The method and apparatus for determining the status of a resource 810 shared by multiple subsystems 802, 804, 806, 808 operating in mutually asynchronous clock domains apply a one-bit counter 814, 818, 822, 826 to each subsystem and synchronize the value of each such bit counter with all asynchronous clocks.例文帳に追加

相互に非同期的なクロックドメイン内で作動する多数のサブシステム（８０２，８０４，８０６，８０８）により共有される資源（８１０）の状態を決定する方法および装置は、各サブシステムに１ビットカウンタ（８１４，８１８，８２２，８２６）を適用し、このような各ビットカウンタの値を全ての非同期クロックと同期させる。 - 特許庁

A nonvolatile semiconductor memory device includes a data bus line in a word line direction that extends along the word line direction over multiple memory planes, a bit string selection circuit that switches whether to electrically connect the data bus line in the word line direction to a bit line or not, and a sub latch circuit connected to the data bus line in the word line direction.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリプレーンに跨ってワード線方向に沿って延びるワード線方向データバス線と、ワード線方向データバス線とビット線とを電気的に接続するか否かを切り替えるビットストリング選択回路と、ワード線方向データバス線に接続されるサブラッチ回路とを備える。 - 特許庁

The encoding device 106 encodes the video data supplied by the encoding parameter separating device 105 with the present encoding parameter to generate a bit-stream, and multiplexes the bit-stream with user data which contains the multiple generations encoding parameters supplied by the history encoding device 107 as the history information and outputs them.例文帳に追加

符号化装置１０６は、符号化パラメータ分離装置１０５より供給されるビデオデータを現符号化パラメータで符号化してビットストリームを生成し、そのビットストリームに履歴符号化装置１０７より供給される複数世代の符号化パラメータが履歴情報として含まれているユーザデータを多重化して出力する。 - 特許庁

An optical display element includes a binary optical display element 202 and a multiple-bit storage element 204 for storing a plurality of bits of a color intensity value to be displayed by the binary optical display element 202 during a display period.例文帳に追加

光学表示素子は、バイナリ光学表示素子２０２によって表示される複数ビットの色強度値を表示期間中記憶するための、バイナリ光学表示素子２０２およびマルチビット記憶素子２０４を備える。 - 特許庁

A register string 2 for generating a reference voltage Vref to be compared with an analog input signal Vin is folded (n) times or multiple times corresponding to a number (n) of high-order bits of an output bit ADB of the relevant ADC.例文帳に追加

アナログ入力信号Ｖinと比較する基準電圧Ｖref を生成するレジスタストリング２が、当該ＡＤＣの出力ビットＡＤＢの上位ビット数ｎに対応して２^n 回もしくはその倍数回折り返されている。 - 特許庁

A recording layer 4 is formed on a substrate 2, and a high thermal conducting body 14 with higher thermal conductivity than the recording layer 4 is provided within each of multiple recording bit areas 11 that constitute the recording layer 4.例文帳に追加

基板２に記録層４が形成ており、記録層４を構成する複数の記録ビット領域１１それぞれの内側には、記録層４よりも熱伝導率が高い高熱伝導体１４が配設されている。 - 特許庁

To provide a packet multiplexer capable of inserting an appropriate inter-packet gap between packets even if the transmission speed of a communication line is accelerated, and packets having a wider data width are multiplexed due to multiple bit expansion.例文帳に追加

回線速度が高速化され、多ビット展開によってより大きなデータ幅のパケットを多重化する場合であっても、パケット間に適切なインターパケットギャップを挿入することができるパケット多重化装置を提供する。 - 特許庁

When a data processing calculation is applied to data words 2 and 4 including multiple adjacent data values a0, a1, a2, a3, b0, b1, b2, the result of the calculation of one data value, e.g. the generation of a carry bit, might possibly interfere with an adjacent data value.例文帳に追加

複数の隣接するデータ値a0、a1、a2、a3、b0、b1、b2、b3を含むデータ語２、４にデータ処理演算を実行する場合、例えば桁上げビットが生じるなど、１つのデータ値の演算の結果が、隣のデータ値に干渉することがある。 - 特許庁

To extend the detection of multi-rotation by installing an extended counter on a multi-rotation counter to derive an extended counter from the least common multiple between the reduction ratio of a speed reducer and the bit number of a multi-rotation counter.例文帳に追加

本発明は、多回転カウンタに拡張カウンタを設け、減速機の減速比と多回転カウンタのビット数の最小公倍数から拡張カウンタを導き、多回転検出の拡張を行うことを目的とする。 - 特許庁

A tightly coupled dual 16-bit multiply-accumulate (MAC) unit for performing single-instruction/multiple-data (SIMD) operations may forward an intermediate result to another operation in a pipeline to resolve an accumulating dependency penalty.例文帳に追加

単一命令複数データ（ＳＩＭＤ）演算を行なうための密結合デュアル１６ビットの積和演算（ＭＡＣ）ユニットが、蓄積依存性ペナルティーを解決するためにパイプライン中の別の演算へ中間結果を転送し得る。 - 特許庁

In the compression data structure, one frame has a fixed length which is an integral multiple of a data width corresponding to one address and one frame consists of a prediction coefficient, a quantization width, bit number information as compression-related information, and compressed waveform data.例文帳に追加

１フレームは１アドレスに対応するデータ幅の正数倍の固定長とされており、圧縮関連情報である予測係数、量子化幅、ビット数情報と、圧縮波形データとにより１フレームが構成されている。 - 特許庁

To make a liquid crystal driving circuit, in which an analog signal is selectively inputted to bit cells being plural outputs by analog multiplexers in an analog signal line, high in its driving speed and multiple in its output.例文帳に追加

アナログ信号ラインにおいて、アナログマルチプレクサにより、複数出力のビットセルにアナログ信号を選択して入力する構成の液晶駆動回路において、高速駆動化および多出力化を可能とする。 - 特許庁

To provide a semiconductor memory in which column lines never be multiple-selected by switching operation of bit lines, an electrical characteristic never be deteriorated by performing initialization of data lines and a data amplifier synchronizing.例文帳に追加

ビット線の切替動作に伴って列線が多重選択されることがなく、データ線およびデータアンプの初期化を同期して行うことで電気的特性の劣化を招くことのない半導体記憶装置を提供すること。 - 特許庁

To easily constitute a quantum bit, to surely execute basic logical operations, to make the formation of multiple bits possible, and to secure time sufficient for executing quantum algorithm.例文帳に追加

量子ビットの構成を容易に行うことができ、基本的な論理演算も確実に実行することができ、また多ビット化が可能であり、さらに量子アルゴリズムを実行するのに十分な時間を確保することができるようにする。 - 特許庁

If it is the assigned time slot, the request processing part 500 associates a partial bit string related to the request with transaction information and stores it in a management table which corresponds to the time slot among multiple management tables.例文帳に追加

割り当てられているタイムスロットである場合にリクエスト処理部５００はリクエストに係る部分ビット列をトランザクション情報に対応付けて複数の管理テーブルのうちのタイムスロットに対応する管理テーブルに保持させる。 - 特許庁

By this setup, each gate of multiple transistors constituting bit cells is extended in a prescribed direction in the first SRAM block 11, and lithography conditions are optimized in the prescribed direction.例文帳に追加

これにより、第１のＳＲＡＭブロック１１は、ビットセルを構成する複数のトランジスタの各ゲートが延びる方向が特定の方向に設定されており、設定された方向において、リソグラフィ条件が最適化されている。 - 特許庁

To solve the matter of a conventional reconfigurable circuit that since an ALU of multiple bits is occupied even when an enable signal of 1-bit is generated, many ALUs are needed resulting in enlargement of circuit scale.例文帳に追加

従来のリコンフィギュラブル回路においては、たとえ１ビットのイネーブル信号を生成する際にも多ビットのＡＬＵを占有してしまうため、多くのＡＬＵを必要とし、結果として回路規模が大きくなってしまう。 - 特許庁

Multiple cutting edges being independent into such an extent of a rectangular shape as capable of defining the width in the axial direction spirally surround the circumference of the router bit and the mutual axial interval of the cutting edges is set wider than the width of the cutting edge.例文帳に追加

ルータビットの周囲に、軸方向に幅を定義できる程度の矩形状に独立した複数の切れ刃が螺旋状に取り巻くようにし、切れ刃同士の軸方向の間隔をその切れ刃の幅よりも広くする。 - 特許庁

The solid-state imaging device is configured to make a choice between output of an imaging signal obtained through imaging of the solid-state image sensor in an (n)-bit format and output in a format of bits which are as may as an integral multiple of (n) bits.例文帳に追加

固体撮像素子で撮像して得た画素信号を、出力クロックに同期してｎビットで出力させる場合と、ｎの整数倍のビット数で出力させる場合とを選択できる構成とする。 - 特許庁

In the bit slice mode, each of the multiple AFE/TGs sections up a word of pixel information into subsets of bits, and then communicates the subsets in parallel, one subset after another, across point-to-point connections to corresponding terminals of the DIP.例文帳に追加

ビット・スライス・モードでは、複数のＡＦＥ／ＴＧのそれぞれが、１ワードのピクセル情報をビッドの複数のサブセットに分けてから、それらのサブセットを、並列に、サブセット単位で、ポイントツーポイント接続を介して、ＤＩＰの対応する端子に送る。 - 特許庁

To divide data expressing digital video signals into plural channels and to enable multiple transmissions by using a transmitting system, with which the data of 8 bit word strings containing the word synchronizing data of a determined code are converted to serial data and sent out.例文帳に追加

定められたコードのワード同期データを含む８ビットワード列データがシリアルデータに変換されて送出される伝送方式をもって、ディジタル映像信号をあらわすデータを複数チャンネルに分割して多重伝送できるものとする。 - 特許庁

An optical display element of one embodiment of the invention is equipped with a binary optical display element and a multiple-bit storage element for storing color intensity values of a plurality of bits displayed by the binary optical display element during a display period.例文帳に追加

本発明の１つの実施形態の光学表示素子は、バイナリ光学表示素子によって表示される複数ビットの色強度値を表示期間中記憶するための、バイナリ光学表示素子およびマルチビット記憶素子を備える。 - 特許庁

To obtain a timing reproduction device which reproduces processing timing for highly accurately demodulating transmitted data, in a receiving device of a spread spectrum communication system wherein a bit cycle of the transmission data and a spreading code cycle are in a non-integer multiple relation.例文帳に追加

伝送データのビット周期と拡散コード周期が非整数倍の関係にあるスペクトラム拡散通信システムの受信装置において、伝送データを高精度に復調するための処理タイミングを再生するタイミング再生装置を得ること。 - 特許庁