「multiple delay」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A power source noise period is determined by dynamic IR drop analysis, and the delay of a delay path is set to a multiple of the noise period.例文帳に追加

動的ＩＲドロップ解析から電源ノイズ周期を求め、遅延パスの遅延をノイズ周期の倍数とする。 - 特許庁

A two-field memory or a two-frame memory 4 is provided, and either a field delay or a frame delay and a delay of arbitrary integer multiple of 1 (H) are realized at a time by the two-frame memory 4.例文帳に追加

２フィールドメモリまたは２フレームメモリ４を設け、このメモリ４により、フィールド遅延ないしはフレーム遅延と、１（Ｈ）の任意の整数倍の遅延とを一度に実現する。 - 特許庁

A data selector 104 selects the delay clock of one kind of delay time corresponding to an n-bit counter value to be supplied to a select terminal among multiple delay clocks which are supplied from a delay circuit 101 in parallel and mutually different in delay time by prescribed time.例文帳に追加

データセレクタ１０４は、遅延回路１０１から並列に供給される互いに所定時間遅延時間の異なる複数の遅延クロックのうち、セレクト端子に供給されるｎビットカウンタ値に応じた１種類の遅延時間の遅延クロックを選択する。 - 特許庁

Multiple lamps are turned on with a delay between actuation of each lamp to reduce in-rush current.例文帳に追加

複数のランプは、突入電流を低減するために、各ランプの作動の間に遅延を有してオンにされる。 - 特許庁

To solve a problem that a conventional cell multiplex controller cannot compensate a multiple output waiting delay time with respect to cells of each delay quality class when cell traffic arrives at a burst.例文帳に追加

セルトラヒックのバースト的な到来があった場合、各遅延品質クラスのセルに関わる多重出力待ち合わせ遅延時間を補償することができない。 - 特許庁

To provide a multiple delay wave influence determination device capable of accurately determining influence by a plurality of delay waves included in OFDM waves.例文帳に追加

本発明は、ＯＦＤＭ波に含まれる複数の遅延波による影響を精度よく判定できる複数遅延波影響判定装置を提供する。 - 特許庁

To achieve a suitable link management in a system in which one-to-multiple transmission of multiple audio signals can be performed while simplifying a procedure and making delay small.例文帳に追加

手順を簡略化して遅延を少なく複数のオーディオ信号の１対複数の伝送を可能にしたシステムにおいて、適切なリンク管理を実現する。 - 特許庁

The variations of the circuit characteristics of the LSI circuit 100 are detected, by detecting the variation in the amount of delay of a unit delay element, from a delay amount control signal of a digital DLL circuit 50 using the unit delay element 10 of a multiple stages.例文帳に追加

多数段の単位遅延素子１０を使用したディジタルＤＬＬ回路５０の遅延量制御信号から単位遅延素子の遅延量の変動を検出することによってＬＳＩ回路１００の回路特性の変動を検出する構成である。 - 特許庁

To provide a delay synchronous loop capable of generating multiple clock signals having different phases from one another.例文帳に追加

互いに異なる位相を有した複数個のクロック信号を発生することができる遅延同期ループを提供する。 - 特許庁

Then, a minimum packet delay is derived for every path from the packet delays of the multiple measurement information within a predetermined period.例文帳に追加

次に、パス毎に、所定期間における複数の計測情報のパケット遅延の中で、最小遅延時間を導出する。 - 特許庁

To provide a variable light dispersion compensating device of a low group delay ripple at a wide band capable of application to a wavelength multiple transmission system.例文帳に追加

波長多重伝送システムに適用可能な広帯域で低群遅延リップルの分散補償器を提供する。 - 特許庁

To provide a multiple access system for more efficiently utilizing available system resources by introducing less delay.例文帳に追加

より少ない遅れを導入し、利用できるシステム資源をもっと効率よく利用する多重アクセス・システムを提供する。 - 特許庁

To provide a digital signal processor by storing delay information and multiple information to the same row address of a main memory and applying access and arithmetic operation to the delay information and multiple information at the same time so as to attain high speed processing for digital signal.例文帳に追加

主メモリに遅延情報と乗算情報とを同一の行アドレスに記憶させ、これらの遅延情報と乗算情報のアクセス及び演算を同時に行ってデジタル信号の処理の高速化を可能にしたデジタル信号処理装置を提供する。 - 特許庁

In this limiter constituted by connecting amplifiers 1, 2 and 3 in multiple stages, delay characteristics are corrected by utilizing peaking generated by the influence of inter-stage connection and the group delay deviation is flattened.例文帳に追加

アンプ１、２、３を多段接続して構成したリミッタにおいて、段間接続の影響で発生するピーキングを利用して遅延特性を補正し、群遅延偏差を平坦化する。 - 特許庁

To transmit data in a manner to mitigate the deleterious effects of delay spread, the expected coverage areas for multiple transmissions to be sent in multiple time slots are initially determined.例文帳に追加

遅延分散の有害な影響を軽減するための手法でデータを送信するために、複数のタイムスロット内に送られるべき複数の伝送のための予測カバレッジエリアが初めに決定される。 - 特許庁

To detect an offset voltage at initial learning time due to phase offset of a phase comparison means (delay device, phase comparator) affected at high multiple speed (e.g. 20 multiple speed of DVD).例文帳に追加

高倍速時（例えばＤＶＤ２０倍速）に影響する位相比較手段（遅延器、位相比較器）の位相オフセットによるオフセット電圧を初期学習時に検出可能とする。 - 特許庁

To realize a high frequency module capable of reducing multiple reflection, and reducing the deterioration of group delay characteristics or frequency characteristics.例文帳に追加

多重反射を低減し、群遅延特性や周波数特の劣化を低減することができる高周波モジュールを実現する。 - 特許庁

To minimize delay in processing multiple kinds of image data and avoid the circuit scale of a data processing apparatus from being increased.例文帳に追加

複数種類の画像データを処理するにあたって遅延を最小限に抑えるとともに、回路規模の増大を回避する。 - 特許庁

To passively observe communication on a network, and to set an appropriate monitor point when monitoring of response delay in multiple paths is performed.例文帳に追加

ネットワーク上の通信をパッシブに観測し、複数経路の応答遅延の監視を行う際に、適切な監視点を設定する。 - 特許庁

RECEIVER AND RECEIVING METHOD FOR WIRE AND WIRELESS COMMUNICATIONS, IN WHICH EQUALIZER PERFORMANCE IS IMPROVED THROUGH MULTIPLE PATH DELAY ESTIMATION例文帳に追加

多重経路遅延推定を通じて等化器の性能を改善した、有無線通信のための受信器及びその受信方法 - 特許庁

A timing generator includes a clock generation section, a control word output register, a synchronization section, and a multiple delay resolution signal generation section.例文帳に追加

タイミング生成器は、クロック生成部、制御ワード出力レジスタ、同期部、及び複数遅延分解能信号生成部を含む。 - 特許庁

Upon inputting the outputted second control word output signal and high-delay resolution clock signal, the multiple delay resolution signal generation section generates and outputs additional control words output signals, having delay resolutions different from each another.例文帳に追加

複数遅延分解能信号生成部は、出力された第２制御ワード出力信号及び高遅延分解能クロック信号の入力を受けて互いに異なる遅延分解能を有する追加的な制御ワード出力信号を生成して出力する。 - 特許庁

A delay analyzer 100 calculates delay time and/or a waveform rounding value of a clock signal input into a clock mesh connection element, on the basis of the delay time and/or the waveform rounding value of the clock signal at multiple positions on a clock mesh.例文帳に追加

遅延解析装置１００は、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および／または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および／または波形鈍り値を算出する。 - 特許庁

A delay restriction preparation part 2 gives the multi-cycle multiple of reference restriction applied to a single cycle pass to the MCP, gives delay restriction obtained by multiplying the reference restriction by a prescribed number to respective routes of the MCP candidates and stores respective values in a delay restriction file 13.例文帳に追加

遅延制約作成部２は、マルチサイクルパスにはシングルサイクルパスに与えられる基準制約のマルチサイクル数倍、マルチサイクルパス候補の各経路には基準制約に所定数を乗じた数の遅延制約を与えて遅延制約ファイル１３に格納する。 - 特許庁

To reduce unfinished reception of multiple address data due to a delay in multiple address data settings of a slave wireless apparatus for receiving the multiple address data via a repeater in a wireless data communication system provided with a master wireless apparatus, the slave wireless apparatus and the repeater.例文帳に追加

マスタ無線装置と、スレーブ無線装置と、レピータとを備えた無線データ通信システムにおいて、レピータを介して同報データを受信するスレーブ無線装置の同報データ受信設定の遅れによる同報データ受信の取りこぼしを少なくすること。 - 特許庁

To instruct a lot starting order and determine a process delay for each lot in an environment where multiple processes and lines exist.例文帳に追加

工程やラインが複数存在する環境において、ロット着手順序指示を行い、またロット毎の工程遅れの判定を行う。 - 特許庁

To provide a receiver which can optimize the delay amount of multiple paths provided in an equalizer according to the condition when it is in operation.例文帳に追加

イコライザ内に設けられた複数の経路の遅延量を稼働時の条件に合わせて最適化可能な受信装置を提供する。 - 特許庁

USE OF MULTIPLE VOLTAGE CONTROLLED DELAY LINES FOR PRECISE ALIGNMENT AND DUTY CYCLE CONTROL OF DATA OUTPUT OF DDR MEMORY DEVICE例文帳に追加

ＤＤＲメモリデバイスのデータ出力のデューティサイクル制御及び正確な調整のための複数の電圧制御された遅延ラインの利用 - 特許庁

To provide a transmission apparatus adopting the OFDM (Orthogonal Frequency Division Multiple Access) system wherein a transmission delay can be minimized, and to provide a receiving apparatus and a program.例文帳に追加

伝送遅延を最小にすることができる、ＯＦＤＭ方式を適用した送信装置、受信装置及びプログラムを提供する。 - 特許庁

A second delay apparatus delays the output signal of the OR gate for integral multiple of period of the input data, and supplies it to the OR gate.例文帳に追加

第２遅延器はＯＲゲートの出力信号を入力データの周期の整数倍だけ遅延させてＯＲゲートに供給する。 - 特許庁

The corrected amplitude value is added to the multiple of the derivative and the timing delay (157) to form the fully corrected digital sample.例文帳に追加

導関数とタイミング遅延を乗算したものに、振幅補正された値を加算し（１５７）、完全に補正されたデジタル・サンプルを形成する。 - 特許庁

An uninterruptible receive unit includes delay differential adjustment means which calculates a delay differential between transmission lines by averaging differences in arrival time of packet signals of one and the same sequence number with multiple samples and then lets a packet signal on a transmission line side having a short propagation delay time be delayed by an amount of this delay differential before being output to a packet select unit.例文帳に追加

無瞬断受信部は、同一シーケンス番号のパケット信号の到着時間差を複数サンプルで平均化して伝送経路間の遅延差を計算し、伝搬遅延時間が短い伝送経路側のパケット信号に対してこの遅延差の分だけ遅延させてパケット選択部に出力する遅延差調整手段を備える。 - 特許庁

Each communication device (client terminal 20) replying a reply packet is provided with a delay processing section 24, the delay processing section 24 generates a random number when a received packet denotes multiple address communication and decides a delay time based on this random number and delays the reply packet sent from a communication control section by the delay time.例文帳に追加

応答パケットを返信する各通信装置（クライアント端末２０）に、それぞれ遅延処理部２４を設け、受信したパケットが同報通信のときに、遅延処理部２４で乱数を発生させ、この乱数を基に遅延時間を決定し、通信制御部１４から送信する応答パケットを遅延時間だけ遅延させる。 - 特許庁

In order to give a duty ratio adjustment function to a delay generating circuit DGD composed of multiple stage invertors within the variable delay circuit 2, (two) input NAND gates 20 and 30 of which input is an input signal S and delay outputs G1 and G2 of previous stage, are provided.例文帳に追加

可変遅延回路内の多段のインバータで構成される遅延発生回路ＤＧＤに、デューティ比調整機能を持たせるために、入力信号Ｓと前段の遅延出力Ｇ１，Ｇ２とを入力とする２入力ＮＡＮＤゲート２０，３０を設ける。 - 特許庁

To provide a technology of reducing delay in generating one piece of compressed data from multiple pieces of image data.例文帳に追加

複数の画像データから一つの圧縮データを生成する際に生じる遅延を小さくすることができる技術を提供することを課題とする。 - 特許庁

To provide a multiple disc brake device for a transmission capable of restraining a brake response delay by holding an oil quantity in a hydraulic pressure chamber.例文帳に追加

油圧室内の油量を保持することによりブレーキ応答の遅延を抑制することのできる変速機用多板ブレーキ装置を提供する。 - 特許庁

Preferably the antenna system includes multiple antennas and delay units and outputs a combined signal having known distortion imparted by the antenna system.例文帳に追加

このアンテナ系に複数のアンテナと遅延装置を備え、アンテナ系に起因する既知の歪を有する合成信号を出力するのが好ましい。 - 特許庁

The matching unit 4 comprises a delay line 3 connected to an antenna element 1 and matching capacitors C1-C5 inserted via switch elements S1-S5 between multiple spots P1-P5 of the delay line 3 and a ground.例文帳に追加

整合器４は、空中線素子１に接続される遅延線路３と、遅延線路３の複数個所Ｐ１〜Ｐ５と接地間にそれぞれスイッチ素子Ｓ１〜Ｓ５を介して挿入される整合用コンデンサＣ１〜Ｃ５と、を備える。 - 特許庁

A double speed part 10 outputs a signal S3 that undergone time delay adjustment at a delay part 9 and also a progressive scan image signal S4 via the 1/2 compression of time base of the signal IP and the multiple processing of time series.例文帳に追加

倍速化部１０は、遅延部９で時間遅延を調整した信号S3と、補間走査線の信号IPの時間軸の1/2圧縮と時系列多重の処理を行い、順次走査の画像信号S4を出力する。 - 特許庁

To provide a pulse delay circuit by a multiple phase clock system where a pulse can be delayed by a multiple phase clock signal which is asynchronous with an input clock signal and input pulse width can be stored.例文帳に追加

入力クロック信号と非同期な多相クロック信号によりパルスを遅延させることができ、入力パルス幅の保存ができる多相クロック方式によるパルス遅延回路を提供することを課題とする。 - 特許庁

In UWB communication system, a transmitted reference (TR) technique and a technique of multiple access mode called delay hopping (DH) are combined.例文帳に追加

超広帯域（ＵＷＢ）通信システムにおいて、送信参照（ＴＲ）の手法と遅延ホッピング（ＤＨ）と呼ばれる多元接続方式の手法とを組み合わせる。 - 特許庁

Furthermore, a delay circuit 23 latches an output of the adder circuit 18 when the adder circuit 18 outputs the result of multiplication and addition by using each multiple.例文帳に追加

また、遅延回路２３は、各乗数を用いて乗算及び加算された演算結果を加算回路１８から出力する際にその出力をラッチする。 - 特許庁

To transmit realtime digital multimedia data with smaller transmission delay and lower error rate to equalize communication load among multiple servers of different networks.例文帳に追加

リアルタイムのデジタルマルチメディアデータをより少ない伝送遅延と低い誤り率で送信し、異なるネットワークの複数のサーバ間で通信負荷を均衡化する。 - 特許庁

A radiowave state detection part 22 has a structure provided with a rake receiver which receives a signal of a code division multiple access system and outputs a delay profile indicating the delay characteristics of the radiowave by a multi-path to a difference decision part 23a.例文帳に追加

電波状態検出部２２は符号分割多元接続方式の信号を受信するレイク受信機を応用した構成であり、マルチパスによる電波の遅延特性を示す遅延プロファイルを差分判定部２３ａに出力する。 - 特許庁

To provide a boiler multiple-can installation system capable of preventing sudden drop of a steam pressure value due to delay in steam supply, and stably supplying steam, in the boiler multiple-can installation system in which the number of boilers is controlled.例文帳に追加

台数制御を行っているボイラ多缶設置システムにおいて、蒸気供給の遅れによる蒸気圧力値の急低下を防止し、蒸気を安定的に供給することのできるボイラ多缶設置システムを提供する。 - 特許庁