「phase delay」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

In the case of switching channels, the phase information stored in the memory 30 as to a succeeding program is fed to a program number delay circuit 24.例文帳に追加

チャンネル切り替えの際には、次の番組についてメモリ３０に記憶された位相情報を番組番号遅延回路２４に供給する。 - 特許庁

To provide an optical component to be connected while adjusting optical signal delay, phase displacement, attenuation quantity, etc., thought fine-adjustment of distance between optical elements.例文帳に追加

光要素間距離を微調整して光信号の遅延量、位相変位、減衰量等を調節して接続する光部品を提供する。 - 特許庁

The ECU calculates actual accelerator opening: phase delay accelerator opening delayed in phase from raw ACCP: ACCP (Q), and phase advancing accelerator opening advanced in phase: ACCP (pump), and calculates target injection quantity QFIN (Q) from a injection quantity map stored in the memory based on the ACCP (Q) and engine rotation speed NE.例文帳に追加

実際のアクセル開度：生ＡＣＣＰより位相が遅れた位相遅れアクセル開度：ＡＣＣＰ（Ｑ）と、位相が進んだ位相進みアクセル開度：ＡＣＣＰ（pump）とを算出し、そのＡＣＣＰ（Ｑ）と機関回転速度ＮＥを基に、メモリに記憶されている噴射量マップより目標噴射量ＱＦＩＮ（Ｑ）を算出する。 - 特許庁

In this optical disc drive, amplified signals are subjected to phase control in a delay cell, so that the phase of an AD signal amplified by the first amplifying part and the phase a BC signal amplified by the second amplifying part may coincide with each other, and a subtractor generates a difference signal between the signals subjected to phase control as a basic wobble signal.例文帳に追加

第１増幅部で増幅されたＡＤ信号及び第２増幅部で増幅されたＢＣ信号の位相が互いに一致するように前記増幅された信号がディレイセルで位相調整され、減算器が前記位相調整された信号間の差信号を基礎ウォッブル信号として生成する光ディスクドライブ。 - 特許庁

Then, a continuous change of phase delay volumes at the phase variation means 21 is reflected on a phase difference of two outputs of the microwave generating device 10, and, by applying two microwave signals with changing phase differences like this, uniformalizing of heating of various heated objects can be promoted.例文帳に追加

そして、位相可変手段２１における位相遅延量の連続的変化はマイクロ波発生装置１０の２つの出力の位相差に反映され、このような位相差が変化する２つのマイクロ波信号を加熱装置に適用することで様々な被加熱物の加熱の均一化を促進させることができる。 - 特許庁

To provide a demodulation device for differential phase-modulated signal light whose variable range for the delay amount in a delayed interferometer is wide, as well as, which can stably attain the required delay amount, even if the device is influenced by external vibrations, etc.例文帳に追加

遅延干渉計における遅延量の可変範囲が広く、かつ、外来振動等の影響を受けても所要の遅延量を安定して実現できる、差動位相変調信号光の復調装置を提供する。 - 特許庁

Within delay time set by electric throttle/delay processing, based on accelerator operation quantity, the target throttle opening which is a base (basic target throttle opening), the target EGR opening, the target VCT phase and the like are calculated.例文帳に追加

電スロディレー処理により設定されるディレー時間内において、アクセル操作量に基づき、基本となる目標スロットル開度（ベース目標スロットル開度）や目標ＥＧＲ開度、目標ＶＣＴ位相等を算出する。 - 特許庁

A delay circuit 140 allows the DC-DC converter circuit 120 to start operating after the power supply circuit 821 starts inputting the phase-controlled AC power and a predetermined delay time is passed.例文帳に追加

遅延回路１４０は、電源回路８２１が位相制御された交流電力の入力を開始してから所定の遅延時間が経過したのちに、直流直流変換回路１２０の動作を開始させる。 - 特許庁

A power summation section 4 converts a result of in-phase summation into a power value, summates powers by the preset number of times, obtains an averaged correlation power value caused by a delay (delay profile), and provides an output.例文帳に追加

電力加算部４は、同相加算結果を電力値に変換し、予め設定された回数の電力加算を行いその遅延における平均化された相関電力値（遅延プロファイル）を求めて出力する。 - 特許庁

Adjusting a delay of the variable delay circuit 160 (260) on the basis of the result of detection stored in the detection storage circuit 140 (240) can synchronize a phase of a signal capturing clock signal within the signal confirmation time width.例文帳に追加

該検出記憶回路に記憶されている検出結果を元に、可変ディレイ回路１６０、２６０のディレイ値を調整して、信号確定時間幅内に信号取り込み用クロック信号の位相を同期させる。 - 特許庁

Thereafter, the other branched signal is converted into an electric signal using a delay interferometer 21 and a photoelectric converting section 22 and the phase control amount of the delay interferometer 21 is regulated to maximize the amplitude of the electric signal.例文帳に追加

次に、分岐された他方を遅延干渉計２１と光電変換部２２を使って、電気信号に変換し、この電気信号の振幅が最も大きくなるように、遅延干渉計２１の位相制御量を調整する。 - 特許庁

Each of delay adjusting circuits 114 stores a difference of phase between an operation clock signal transmitted from the clock tree with equal length and step and one transmitted from the shortest clock tree, during adjustment of delay.例文帳に追加

各遅延調整回路１１４は、遅延調整時に、等長等段のクロックツリーにより伝播される動作クロック信号と最短のクロックツリーにより伝播される動作クロック信号の間の位相差を記憶する。 - 特許庁

An adder 15 adds the output signals of the first and second delay devices 14-1 and 14-2 and the input signals of the first delay device 14-1 and then, perform inverse spread and correlation value computation based on a phase detected in a synchronization part 13.例文帳に追加

加算器15は第１、第２の遅延器14-1、14-2の出力信号、および第１の遅延器14-1の入力信号を加算した後、同期部13で検出された位相をもとに逆拡散と相関値演算を行なう。 - 特許庁

To provide a PWM converter device for an electric railway which can lessen the phase delay or the control delay caused by signal conversion and can improve the response synchronized with power at passage of a section.例文帳に追加

位相遅れや信号変換により生じる制御遅れを小さくでき、帰線高調波の低減とセクション通過時の電源同期応答を改善できる電鉄用ＰＷＭコンバータ装置を提供することである。 - 特許庁

The sound source circuit 7 generates the waveform signal of the right and left two channels with delay according to set delay time, and thereby, when the waveform signals are mixed, sound quality degradation due to the phase interference is suppressed.例文帳に追加

音源回路７は、設定された遅延時間に従って、左右２チャンネルの波形信号を遅延させて発生させるので、これらの波形信号が混合された場合に、位相干渉による音質の劣化が抑制される。 - 特許庁

This compensation amount computing element 45 obtains a delay time control signal from an output of the delay controller 42 and calculates a compensation signal denoting an amplitude phase compensation component from an output of the integrator 44 as its reverse characteristic.例文帳に追加

この補償量演算器４５は、遅延制御器４２の出力から遅延時間制御信号を求め、積分器４４の出力からその逆特性として振幅位相補償成分を示す補償信号を演算する。 - 特許庁

The DSP 303 sets the delay quantity of the memory 301 corresponding to a parameter of the delay time, and sets a complex coefficient of the complex multiplier 302 on the basis of a parameter of reception power and a phase parameter.例文帳に追加

ＤＳＰ３０３は、遅延時間のパラメータに応じてＦＩＦＯ型メモリー３０１の遅延量を設定し、受信電力及び位相のパラメータに基づいて複素乗算器３０２の複素係数を設定する。 - 特許庁

The variable capacitors C2 and C4 of the second delay circuit 3 are controlled by the control voltage VC outputted from the low-pass filter 6 so that the phases of the input/output clock of the second delay circuit 3 are made to coincide by the phase comparator 5.例文帳に追加

第２の遅延回路３の入出力クロックの位相が位相比較器５で一致するようにローパスフィルタ６から出力する制御電圧ＶＣで第２の遅延回路３の可変キャパシタＣ２，Ｃ４を制御する。 - 特許庁

To provide a system clock supply device in which an in-use clock and a standby system clock are matched in phase with each other together with a wiring delay amount between back boards and a variation amount of buffer delay due to temperature variation and voltage variation.例文帳に追加

運用系および待機系システムクロックの位相を、バックボード間の配線遅延量、温度変化および電圧変動に起因するバッファ遅延の変化量を含め一致させたシステムクロック供給装置を提供する。 - 特許庁

When the numbers of both pulses do not coincide with each other, the changed point of either clock overlaps that of the data existence signal, therefore, the clock 108 or 108B is changed in phase by varying a delay amount of a delay line 6 or 7.例文帳に追加

両パルス数が一致しない場合は、どちらかのクロックの変化点とデータ有無信号の変化点が重なっているので、ディレイライン６又は７の遅延量を変えて、クロック１０８又は１０８Ｂの位相を変える。 - 特許庁

A synchronization control means 1506 generates a delay control signal for controlling the phase of a clock signal so as to synchronize an envelope signal and the clock signal in timing, on the basis of a relative amplitude difference signal iV from the relative difference calculating means 1505, and outputs the delay control signal to a delay means 1503.例文帳に追加

同期制御手段１５０６は、相対差算出手段１５０５からの相対振幅差信号ｉＶをもとに包絡線信号とクロック信号のタイミングが同期するように、クロック信号の位相を制御する遅延制御信号を生成し、遅延手段１５０３へ出力する。 - 特許庁

In the case of changing a channel, a phase calculation circuit 14 calculates a delay time fluctuation quantity from a reference delay time on the basis of a difference between a frequency after the revision and a center frequency and obtains a delay time with respect to the frequency after the revision from the result.例文帳に追加

チャネルを変更したとき、位相計算回路１４はそのチャネル変更情報に基づいて、変更後の周波数と中心周波数との差に基づく基準の遅延時間からの遅延時間変動量を計算し、その結果から変更後の周波数に対する遅延時間を求める。 - 特許庁

An input clock signal CLKi is output as an output clock signal CLKo through a voltage control delay circuit 12, and a delay amount of the voltage control delay circuit 12 is controlled based upon a result of phase comparison between the input clock CLKi and output clock signal CLKo.例文帳に追加

入力クロック信号ＣＬＫｉを電圧制御遅延回路１２を介して出力クロック信号ＣＬＫｏとして出力すると共に、入力クロック信号ＣＬＫｉと出力クロック信号ＣＬＫｏとの位相比較結果に基づいて電圧制御遅延回路１２における遅延量を制御する。 - 特許庁

In addition, the delay setting circuit 11 guarantees constant synchronicity in a spread spectrum clock by detecting an output state (clock edge) of a delay element of the variable delay circuit 2, and by restricting phase difference between the reference clock and the modulation clock to a prescribed range (for example, a half of reference clock period).例文帳に追加

又遅延設定回路１１は可変遅延回路２の遅延素子の出力状態（クロック縁）を検知し、基準クロックと変調クロックの位相差を所定の範囲（例えば基準クロック周期の１／２）に制限することにより、拡散クロックにおいて一定の同期性の保証をする。 - 特許庁

To provide a clock generator maintaining a synchronous phase relationship among clock signals through use of a conventional adjustable delay circuit, even when time delay of a delay circuit from which one clock signal among clock signals of different clock areas is outputted is changed.例文帳に追加

従来の調節可能な遅延回路と用いることにより、異なるクロック領域のクロック信号のうちの１つが出力される調節可能な遅延回路の時間遅延が変更されても、それらのクロック信号間の同期位相関係を維持することが可能なクロックジェネレータを提供する。 - 特許庁

Two delay circuits 40 and 41 amplify the FM-modulated signals through OR circuits 400 and 410, and delay the FM-modulated signals using delay elements 403 and 413 that have different parameters to output the two delayed FM-modulated signals to a phase detection circuit 42.例文帳に追加

２つの遅延回路４０，４１は、ＯＲ回路４００，４１０によりＦＭ変調信号を増幅し、異なるパラメータを有する遅延素子４０３，４１３によりＦＭ変調信号を遅延し、２つの遅延されたＦＭ変調信号を位相検波回路４２に出力する。 - 特許庁

At the time t16 after the predetermined elapsed time, the period TT1 of the delay signal FR1 meets a period TT2b of an output signal FR2 and a delay time TT2b can be obtained so that a phase difference between the delay signal FR1 and the output signal FP2 is zero.例文帳に追加

所定時間経過後の時間ｔ１６においては、遅延信号ＦＲ１の周期ＴＴ１と出力信号ＦＰ２の周期ＴＴ２ｂとが一致し、かつ、遅延信号ＦＲ１と出力信号ＦＰ２との位相差がゼロとなるような遅延時間ＤＴ２ｂが得られる。 - 特許庁

Cycle numbers Nu and Nl until phase synchronization are obtained in following the advancing phase difference θerr_p at the upper limit of output frequency of an inverter and in following the delay phase difference θerr_n at the lower limit of the output frequency of the inverter (S3).例文帳に追加

進み位相差θｅｒｒ＿ｐに対してインバータの出力周波数上限で追従した場合と、遅れ位相差θｅｒｒ＿ｎに対してインバータの出力周波数下限で追従させた場合に位相同期するまでの周期数ＮｕとＮｌを求める（Ｓ３）。 - 特許庁

The phase of a signal corresponding to a delay of an input signal is compared with the phase of a signal corresponding to a sampling of the input signal, and the oscillation frequency of an oscillation means is controlled by a voltage generated according to the phase comparison result to obtain a synchronous clock from the oscillation means.例文帳に追加

入力信号を遅延した信号の位相と該入力信号をサンプリングした信号の位相とを比較し、該位相比較結果に応じて発生させた電圧により発振手段の発振周波数を制御し、その発振手段から同期クロックを得る。 - 特許庁

The semiconductor device having the signal phase control function between an input and an output for outputting an output signal in which phase is synchronized with that of an external input signal at the time of inputting the input signal is provided with a phase control means and an output signal delay means.例文帳に追加

外部入力信号の入力に対して該入力信号と位相同期した出力信号を出力する入力—出力間での信号位相調整機能を備えた半導体装置が位相調整手段と出力信号遅延手段とを有する。 - 特許庁

This synchronous method includes to determine whether a phase relation between the synchronous reference signal and a synchronous target is an advancing phase or a delay phase and to correct a fixed frequency counter for the own synchronous signal by a predetermined correction amount till the next synchronous reference signal.例文帳に追加

同期基準信号と同期目標の位相関係に関し進み位相か遅れ位相かを判断し、この位相差の符号に基づき、自己同期信号用定周期カウンタを次回同期基準信号までにあらかじめ決められた修正量で修正する。 - 特許庁

A phase control part 13 determines the delay or the advance of the phase of a base band signal and a signal demodulated by the demodulator 12, and it controls the circuit 11 so as to adjust the phase of the local oscillation signal by a prescribed value according to this determination result.例文帳に追加

位相制御部１３は、ベースバンド信号と直交復調器１２により復調された信号との位相の遅れまたは進みを判定し、この判定結果に応じて位相調整回路１１を所定の値ずつ局発信号を位相調整するように制御する。 - 特許庁

The radiowave receiver for demodulating a received signal includes: a plurality of IF amplifiers 101 arranged in series; a phase delay circuit 112 for generating a delay signal obtained by performing prescribed phase delay of a received input signal at least at one place between the stages of the plurality of IF amplifiers 101; and an offset-removing circuit 102 having a subtractor 42 for outputting a difference between the delay signal and the input signal.例文帳に追加

受信信号を復調する電波受信装置において、直列に配置された複数個のＩＦアンプ１０１を備え、これら複数個のＩＦアンプ１０１の段間のうち少なくとも一箇所には、受信された入力信号を所定の位相遅延させた遅延信号を生成する位相遅延回路１１２と、この遅延信号と入力信号との差分を出力する減算器４２を有するオフセット除去回路１０２を備えている。 - 特許庁

Concerning the delay time control circuit for controlling the signal delay so as to match the phases of the input signal and an output signal, this delay time control circuit is provided with a DLL array 7 for delaying the phase of the output signal until a phase difference between the input signal and the output signal becomes N cycles (N is an integer except for '0').例文帳に追加

入力信号と出力信号の位相が一致するように入力信号の遅延時間を調整する遅延時間調整回路であって、入力信号と出力信号の位相差がＮ周期（Ｎは０以外の整数）となるまで出力信号の位相を遅らせるＤＬＬアレイ７を備えたことを特徴とする遅延時間調整回路を提供する。 - 特許庁

To provide a transmission line uninterruptible switching phase adjustment system capable of minimizing a delay amount of a transmission signal in an elastic memory used for carrying out phase adjustment of a main signal in the uninterruptible redundancy switching.例文帳に追加

無瞬断冗長切替えにおける主信号の位相調整を行うエラスティックメモリにおける伝送信号の遅延量を最小限にすることが可能な伝送路無瞬断切替位相調整システムを提供する。 - 特許庁

The control unit 38 adjusts the heater current of phase adjustment heaters 35, 36 in such a way as to maximize or minimize the output of the monitor circuit 44 and controls the amount of delay of the phase reference light of a demodulator 31.例文帳に追加

制御部３８は、モニタ回路４４の出力が極大または極小となるように位相調整用ヒータ３５、３６のヒータ電流を調整し、デモジュレータ３１の位相基準光の遅延量を制御する。 - 特許庁

A phase comparison result determination circuit 15 integrates the result of phase comparison between the input clock CLKi and output clock signal CLKo for a predetermined period and controls the delay amount based upon a distribution of integration results.例文帳に追加

位相比較結果判定回路１５は、入力クロック信号ＣＬＫｉと出力クロック信号ＣＬＫｏとの位相比較結果を所定の期間に亘って積算し、積算結果の分布に基づいて遅延量を制御する。 - 特許庁

To efficiently adjust optical phase difference between optical waveguides of each delay interferometer in a short period of time during starting, switching of optical signals and variation of an external condition in an optical DQPSK (Differential Quadrature Phase Shift Keying) receiver.例文帳に追加

光ＤＱＰＳＫ受信機において、起動時や光信号の切り替え時や外部条件の変動時に、各遅延干渉計の光導波路間の光位相差を効率よく短時間で調節すること。 - 特許庁

To provide an earth leakage breaker with protection against neutral line open-phase for single-phase three lines, having delay-time characteristics with regard to leak detection without complicating a circuit even if a conventional abnormal voltage determining IC circuit is used.例文帳に追加

従来のＩＣ化された異常電圧判定回路を使用しても、回路を複雑にすること無く、漏電検出に対して時延特性を備えた単３中性線欠相保護付漏電遮断器を提供する。 - 特許庁

Further, the PLL circuit has an error detection circuit for detecting the delay amount of the phase in the comparison signal with respect to the phase of the reference signal when synchronization in frequency is obtained between the reference signal and the comparison signal.例文帳に追加

さらに、ＰＬＬ回路は、基準信号と比較信号との周波数が同期しているときに、基準信号の位相に対する比較信号の位相の遅延量を検出する誤差検出回路を有している。 - 特許庁

To provide a control circuit, with which optimal phase setting can be performed by controlling the difference of delay time between signal lines even when the distribution of normally receivable phase change amounts is divided into plural continuous regions.例文帳に追加

正常に受信できる位相変更量の分布が複数の連続領域に分断されてしまう場合でも、信号線間の遅延時間の差を調整し最適な位相設定を行える調整回路を提供すること。 - 特許庁

The phase switching circuit 58 when inputting the fixed count signal fixes the tap of the frequency-division signal inputted from a delay circuit 57 to fix the phase of the clock output signal.例文帳に追加

位相切替回路５８は、Ｕ／Ｄカウンタ１２から固定のカウント信号が入力された場合は、遅延回路５７から入力される分周信号のタップを固定してクロック出力信号の位相を固定する。 - 特許庁

The reference phase delay circuit 10 outputs three comparison frequencies fr1, fr2, and fr3 mutually having phase differences, and the selector 11 selects and outputs one of three comparison frequencies fr1, fr2, and fr3 in accordance with a selection signal s1.例文帳に追加

そして、リファレンス位相遅延回路１０が互いに位相差を有する３つの比較周波数ｆｒ１，ｆｒ２，ｆｒ３を出力し、セレクタ１１が選択信号ｓ１に応じて３つの比較周波数ｆｒ１，ｆｒ２，ｆｒ３から１つを選択して出力する。 - 特許庁

Phase information is obtained by supplying each remaining copy to a respective one of a pair of optical delay interferometers that have orthogonal phase offsets, followed by respective balanced intensity detectors.例文帳に追加

位相情報は、対応する平衡強度検出器が後続する、直交位相オフセットを有する一対の光遅延干渉計のそれぞれ対応する１つに残りのコピーの各々を供給することによって得られる。 - 特許庁

By supplying a synchronized signal delayed by a delay time Td, a drive timing signal whose phase is advanced by a phase difference ΔT to the reproduction timing signal is generated.例文帳に追加

再生タイミング信号を遅延時間Ｔｄで遅延させた同期信号をタイミングジェネレータに供給することにより、再生タイミング信号よりも位相差ΔＴだけ位相の進んだ駆動タイミング信号が発生される。 - 特許庁