「program circuit」に関連した英語例文の一覧と使い方(47ページ目) - Weblio英語例文検索

To provide a semiconductor integrated circuit device in which increment of a chip area caused by the increment of program elements for programming a defective address can be suppressed.例文帳に追加

不良アドレスをプログラムするためのプログラム素子の増大によるチップ面積増を抑えることのできる半導体集積回路装置を提供すること。 - 特許庁

To provide a layout method and a layout program for an integrated circuit which has differential signal wiring and multi-bit bus signal wiring which are made resistance to noise.例文帳に追加

ノイズ耐性を持たせた差動信号配線や多ビットバス信号配線を有する集積回路のレイアウト方法およびレイアウトプログラムの提供を図る。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, METHOD FOR TESTING THE SAME, AND COMPUTER-READABLE RECORDING MEDIUM WITH PROGRAM FOR MAKING COMPUTER EXECUTE THE METHOD RECORDED THEREON例文帳に追加

半導体集積回路、半導体集積回路のテスト方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

In the fuse program circuit (FPK1-FPKn), the fuse element FS is realized employing a metal wiring (M(i)) above the third layer of a multi-layer metal wiring.例文帳に追加

ヒューズプログラム回路（ＦＰＫ１−ＦＰＫｎ）において、ヒューズ素子ＦＳを、多層メタル配線の第３層以上のメタル配線（Ｍ（ｉ））を用いて実現する。 - 特許庁

The interrupt processing circuit generates a pseudo-interrupt internally, and the debugging of a program including the interrupt processing can be realized by the pseudo- interrupt.例文帳に追加

割り込み処理回路の内部で疑似的な割り込みを発生し、この擬似的な割り込みによって当該割り込み処理を含むプログラムのデバッグが実現できる。 - 特許庁

To provide a board layer number estimating system, method and program, estimating the number of layers necessary to draw necessary wiring in a printed circuit board or an LSI package.例文帳に追加

プリント基板またはＬＳＩパッケージにおいて、必要な配線を引くために必要な層数を見積もる基板層数見積もりシステム、方法、プログラムを提供する。 - 特許庁

To shorten a development term for an inspection program and to provide a semiconductor integrated circuit reducing troubles such as erroneous determination of a good/defective product.例文帳に追加

検査プログラムの開発期間の短縮と良品／不良品の誤判定のトラブルを減らす半導体集積回路を提供することを目的とする。 - 特許庁

The unit 1 of this invention is provided with a circuit for communication with a connection means to a two-way communication network to receive the audio visual program.例文帳に追加

双方向性の通信ネットワークへの接続手段との通信のための回路を備えるオーディオビジュアルプログラムを受信するための装置１である。 - 特許庁

METHOD AND PROGRAM FOR GENERATING TIMING CONSTRAINT MODEL FOR LOGIC CIRCUIT AND TIMING-DRIVEN LAYOUT METHOD USING TIMING CONSTRAINT MODEL例文帳に追加

論理回路のタイミング制約モデル生成方法、論理回路のタイミング制約モデル生成プログラム、およびタイミング制約モデルを用いるタイミングドリブンレイアウト方法 - 特許庁

To provide a tester simulation device and a tester simulation method capable of performing simulation of a test program in an analog circuit as a test object.例文帳に追加

被試験対象のアナログ回路におけるテストプログラムのシミュレーションを行えるテスタシミュレーション装置及びテスタシミュレーション方法を実現することを目的にする。 - 特許庁

By selecting the source register of a register cache 18 or a register file 12 in a selection circuit 28, the decline of the execution performance of the program is prevented.例文帳に追加

選択回路２８においてレジスタ・キャッシュ１８またはレジスタ・ファイル１２のソース・レジスタを選択することで、プログラムの実行性能の低下を防止する。 - 特許庁

To provide a data check circuit for allowing a CPU to perform processing other than check processing, while checking program data at an appropriate timing.例文帳に追加

適切なタイミングでプログラムデータのチェックを実行しつつ、ＣＰＵにチェック処理の以外の処理を実施させることが可能なデータチェック回路を提供する。 - 特許庁

To eliminate the need to generate a target program in which a test code is arranged every time verification is performed in an in-circuit emulator system.例文帳に追加

イン・サーキット・エミュレータシステムにおいて、検証を行う毎にテストコードを配置したターゲットプログラムを生成する必要をなくすことができることを目的とする。 - 特許庁

INFORMATION PROCESSING DEVICE AND METHOD OF INFORMATION PROCESSING SYSTEM INTEGRATION TYPE, RECORDING MEDIUM RECORDING INFORMATION PROCESSING PROGRAM AND INTEGRATED CIRCUIT DEVICE例文帳に追加

情報処理方式統合型の情報処理装置及び情報処理方法、情報処理プログラムを記録した記録媒体、並びに、集積回路装置 - 特許庁

To provide a method, apparatus and computer program for performing simulation of influence of a manufacturing process to electrical performance in the integrated circuit during design stage.例文帳に追加

設計段階中の集積回路の電気性能への製造プロセスの影響のシミュレーションを行なうための方法、装置及びコンピュータ・プログラムを提供すること。 - 特許庁

The verifying apparatus 110 includes a software emulator 114 which causes a CPU to execute, through a program, calculation corresponding to processing performed by the first partial circuit.例文帳に追加

検証装置１１０には、プログラムより、第１の部分回路が行う処理に対応する演算をＣＰＵに実行させるソフトウェアエミュレータ１１４を有する。 - 特許庁

INFORMATION ACQUISITION DEVICE, PHOTOGRAPHING DEVICE WITH INFORMATION ACQUISITION FUNCTION, INTEGRATED CIRCUIT FOR INFORMATION ACQUISITION, IMAGE DISPLAY SYSTEM, INFORMATION ACQUISITION PROGRAM, AND INFORMATION ACQUISITION METHOD例文帳に追加

情報取得装置、情報取得機能付き撮影機器、情報取得用集積回路、画像表示システム、情報取得プログラム、及び情報取得方法 - 特許庁

ROBOT CONTROL PARAMETER DETERMINING DEVICE AND METHOD, ROBOT CONTROL DEVICE, ROBOT DEVICE, ROBOT CONTROL PARAMETER DETERMINING PROGRAM, INTEGRATED ELECTRONIC CIRCUIT FOR DETERMINING ROBOT CONTROL PARAMETER例文帳に追加

ロボット制御パラメータ決定装置及び方法、ロボットの制御装置、ロボット装置、ロボット制御パラメータ決定プログラム、ロボット制御パラメータ決定用集積電子回路 - 特許庁

To provide a circuit and device for processing a motion video multiply encoding signal that implement edit processing of MPEG program stream in real time with hardware.例文帳に追加

ＭＰＥＧプログラムストリームの編集処理をハードウェアでリアルタイム処理を実現する動画像多重符号化信号処理回路およびその装置を提供すること。 - 特許庁

When the correspondence of the address conversion is changed, the program is calculated from a page table 33, and the logic circuit is reconstituted in the programmable logic circuits 43 and 54.例文帳に追加

アドレス変換の対応が変わった場合には、ページテーブル３３からプログラムを計算し、プログラマブルロジック回路４３，５４に論理回路を再構成する。 - 特許庁

AUTOMATIC LAYOUT AND WIRING DESIGN METHOD FOR INTEGRATED CIRCUIT, AUTOMATIC LAYOUT AND WIRING DESIGN APPARATUS THEREFOR, AUTOMATIC LAYOUT AND WIRING DESIGN SYSTEM THEREFOR, CONTROL PROGRAM AND READABLE RECORDING MEDIUM例文帳に追加

集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体 - 特許庁

IMAGE CONTROL CIRCUIT, IMAGE CONTROL METHOD OR MEDIUM THAT ENABLES TO BE READ BY COMPUTER IN WHICH PROGRAM TO MAKE COMPUTER SYSTEM EXECUTE IMAGE CONTROL METHOD IS STORED例文帳に追加

画像制御回路、画像制御方法、又は、画像制御方法をコンピュータシステムに実行させるためのプログラムを記憶したコンピュータ読み取り可能な媒体 - 特許庁

At a start of the integrated circuit 10, a processing part 40 reads in and executes a boot program stored in an internal memory 50.例文帳に追加

図１に示す集積回路１０によれば、起動時において、内部のメモリ５０に格納される起動プログラムが処理部４０に読み込まれて実行される。 - 特許庁

FREQUENCY CONTROL CIRCUIT, MOTOR DRIVER, FREQUENCY CONTROL METHOD, CONTROL METHOD OF MOTOR DRIVER, AND PROGRAM FOR ALLOWING COMPUTER TO PERFORM THE CONTROL METHOD例文帳に追加

周波数制御回路、モータ駆動装置、周波数制御方法、モータ駆動装置の制御方法、及び、制御方法をコンピュータに実行させるプログラム - 特許庁

To simply and securely replace a defective memory cell by a redundant memory cell by improving a program process for a fuse element at the time of using a redundant circuit of a SRAM.例文帳に追加

SRAMの冗長回路の使用時におけるフューズ素子に対するプログラム工程を改善し、不良メモリセルを冗長メモリセルに簡単、確実に置換する。 - 特許庁

A redundant program circuit is provided with a current limiting section 50 having a current mirror section 56, and current quantity of output lines 70 and 72 is limited by the current limiting section 50.例文帳に追加

カレントミラー部５６を有する電流制限部５０を設け、電流制限部５０により出力線７０及び７２の電流量を制限する。 - 特許庁

The pixel circuit 20 is equipped with an organic EL element 21, a driving transistor Q20, switching transistors Q21 to Q24, a program transistor Q25, and a holding capacitor C1.例文帳に追加

画素回路２０は、有機ＥＬ素子２１、駆動トランジスタＱ２０、スイッチングトランジスタＱ２１〜Ｑ２４、プログラムトランジスタＱ２５、及び保持キャパシタＣ１を備える。 - 特許庁

This flash memory device includes a write driver for driving a data line according to data to be written to a flash memory cell during a program period, a sense amplifier circuit for sensing and amplifying the data stored in the flash memory cell during a program verify period, and an isolation circuit for electrically isolating the sense amplifier circuit from the data line during an operation period of the write driver.例文帳に追加

ここに開示されるフラッシュメモリ装置は、プログラム区間の間、フラッシュメモリセルに書き込まれるデータに従ってデータラインを駆動する書き込みドライバと、プログラム検証区間の間、前記フラッシュメモリセルに貯蔵されたデータを感知増幅する感知増幅回路と、前記書き込みドライバの動作区間の間、前記データラインから前記感知増幅回路を電気的に絶縁させる絶縁回路とを含む。 - 特許庁

In this programmable controller provided with a program memory 2 storing a sequence program, a data memory 5 storing data necessary to control and a microprocessor 1 for carrying out the execution of the sequence program and the whole control, it is possible to monitor real data in the middle of sequence program execution by adding a data trace circuit 9 that immediately traces data used in the middle of execution of the sequence program.例文帳に追加

シーケンスプログラムを記憶したプログラムメモリと制御に必要なデータを記憶するデータメモリと、前記シーケンスプログラムの実行と全体の制御を実行するためのマイクロプロセッサを備えたプログラマブルコントローラにおいて、シーケンスプログラムの実行中に使用したデータを即時トレースするデータトレース回路を付加することにより、シーケンスプログラム実行中の実データをモニタすることが可能なようにしたプログラマブルコントローラ。 - 特許庁

The NAND flash memory device includes: a cell array including a plurality of pages; a page buffer storing program data of the plurality of pages; a data storage circuit providing program verification data to the page buffer; and a control unit programming the plurality of pages without program verification operation and performing a program verification operation on the plurality of pages by using the program verification data.例文帳に追加

本発明によるＮＡＮＤフラッシュメモリ装置は、複数のページを有するセルアレイと、前記複数のページのプログラムデータを格納するページバッファと、プログラム検証データを前記ページバッファに提供するためのデータ格納回路と、プログラム検証動作なしに前記複数のページをプログラムし、前記プログラム検証データを用いて前記複数のページに対するプログラム検証動作を行うための制御ユニッと、を含む。 - 特許庁

To provide a backup circuit control system, which uses an ISDN network which is normally used by an ISDN terminal as a backup circuit for a communication device at the occurrence of trouble in an exclusive line, and where the communication device and the ISDN terminal can hold an ISDN circuit in common, and to provide a backup circuit control method and its program.例文帳に追加

専用線の障害発生時には、通常はＩＳＤＮ端末により使用されているＩＳＤＮ網を通信装置のバックアップ回線として使用し、さらに、通信装置とＩＳＤＮ端末とがＩＳＤＮ回線を共有することが可能であるバックアップ回線制御システム、バックアップ回線制御方法、およびそのプログラムを提供する。 - 特許庁

To provide an AGC circuit, a gain control method of the AGC circuit, a program thereof, and a recording medium on which that program is recorded, for example, for reducing discomfort in listening to conversation, music, or the like, by applying to an IC recorder that is portable recording/reproducing equipment.例文帳に追加

本発明は、ＡＧＣ回路、ＡＧＣ回路の利得制御方法、ＡＧＣ回路の利得制御方法のプログラム及びＡＧＣ回路の利得制御方法のプログラムを記録した記録媒体に関し、例えば携帯型の記録再生装置であるＩＣレコーダに適用して、会話、音楽等の聞き苦しさを改善する。 - 特許庁

The dedicated path includes a logic circuit (32) for acquiring the value of the program counter corresponding to update when the status register is updated before the status register is next updated, and transmitting the acquired program counter value and the status register value corresponding thereto to the debug circuit with them as a set.例文帳に追加

この専用パスは、上記ステータスレジスタが更新された場合の当該更新に対応する上記プログラムカウンタの値を、上記ステータスレジスタが次に更新される前に取得し、取得されたプログラムカウンタ値と、それに対応するステータスレジスタ値とをセットにして上記デバッグ回路に伝達するための論理回路（３２）を含む。 - 特許庁

TRANSMISSION SYMBOL FORMING CIRCUIT, DIGITAL DATA TRANSMITTER, TRANSMISSION SYMBOL FORMING METHOD, DIGITAL DATA TRANSMISSION METHOD, TRANSMISSION SYMBOL FORMING PROGRAM, MAXIMUM-LIKELIHOOD SEQUENCE ESTIMATION CIRCUIT, DIGITAL DATA RECEIVER, MAXIMUM-LIKELIHOOD SEQUENCE ESTIMATION METHOD, DIGITAL DATA RECEIVING METHOD, MAXIMUM-LIKELIHOOD SEQUENCE ESTIMATION PROGRAM, COMPUTER READABLE RECORDING MEDIUM, AND DIGITAL DATA TRANSCEIVER SYSTEM例文帳に追加

送信シンボル作成回路、ディジタルデータ送信器、送信シンボル作成方法、ディジタルデータ送信方法、送信シンボル作成プログラム、最尤系列推定回路、ディジタルデータ受信器、最尤系列推定方法、ディジタルデータ受信方法、最尤系列推定プログラム、コンピュータ読み取り可能な記録媒体、およびディジタルデータ送受信システム - 特許庁

The outside of these memory cell blocks is provided with a row decoder 3, a redundant address program fuse circuit 10 in which the column address of a defective memory cell is programmed and a selecting means 22 to select and output either of a regular data line 14 or a redundant data line 15 according to the output of the redundant address program fuse circuit 10.例文帳に追加

これらメモリセルブロックの外部にはローデコーダ３と、前記不良メモリセルのカラムアドレスがプログラムされる冗長アドレスプログラムフューズ回路１０と、前記冗長アドレスプログラムフューズ回路の出力に応じて、レギュラーデータライン１４と冗長データライン１５の一方を選択して出力する選択手段２２とが設けられる。 - 特許庁

After the evaluation program ((start address)=(start address A2)) is registered in a RAM area 5 from an ICE 1 through the debugging circuit 2, the control signal S1 which indicates the RAM start mode is given to the debugging circuit 2 so that the evaluation program may be executed from the start address A2 on the RAM area 5 after reset release.例文帳に追加

ＩＣＥ１からデバッグ回路２を通じて、ＲＡＭ領域５に評価プログラム（開始アドレス＝起動アドレスＡ２）を登録した後、ＲＡＭ起動モードを指示する制御信号Ｓ１をデバッグ回路２に与え、リセット解除後にＲＡＭ領域５上の起動アドレスＡ２から評価プログラムが実行されるように設定することができる。 - 特許庁

The integrated circuit system (IC) 100 include a RAM 120, a serial interface 150, a means for downloading a burn-in test program to the RAM 120 of the integrated circuit system by the serial interface 150, and a means for reading the burn-in test program downloaded from the RAM 120 and allowing the CPU 110 to execute it.例文帳に追加

集積回路装置（ＩＣ）１００は、ＲＡＭ１２０、シリアルインターフェース１５０を含み、前記シリアルインターフェース１５０でバーインテストプログラムを集積回路装置の前記ＲＡＭ１２０にダウンロードする手段と、前記ＲＡＭ１２０からダウンロードされたバーインテストプログラム読み出して、前記ＣＰＵ１１０に実行させる手段とを含む。 - 特許庁

A data processing circuit is equipped with a program RAM 22; a coefficient RAM (new) 32 in which a new coefficient after change is stored at the time of changing a coefficient; a coefficient RAM (middle) 34 in which an old coefficient before change is stored at the time of changing the coefficient; and an arithmetic circuit 23 which operates according to a program and a coefficient.例文帳に追加

プログラムＲＡＭ２２と、係数の変更時において変更後の新係数が記憶される係数ＲＡＭ（新）３２と、係数の変更時において変更前の旧係数が記憶される係数ＲＡＭ（中間）３４と、プログラムおよび係数に従って動作する演算回路２３が設けられている。 - 特許庁

By downloading and storing the flash control program through a public radio communication network and transmitting/receiving signals with the control circuit 306 of the flash unit through the infrared communication part according to the flash control program, the control function 206b controls the light emitting part and the charge part by the control circuit 306.例文帳に追加

フラッシュユニット制御機能２０６ｂは、フラッシュ制御プログラムを公衆無線通信網を通じてダウンロードして保存し、このフラッシュ制御プログラムに従い赤外線通信部を通じてフラッシュユニットの制御回路３０６と信号を送受信することにより、該制御回路にて発光部及び充電部を制御する。 - 特許庁

When a disk 1 in which an identification code for program update and a control program are recorded is inserted into this device, a microcomputer 7 reads the data through an optical pickup 3 and a signal processing circuit 4, and stores the data in a buffer memory 6.例文帳に追加

プログラム更新用の識別コードと制御プログラムとが記録されているディスク１が装置に挿入されると、マイクロコンピュータ７は光学式ピックアップ３と信号処理回路４を介してデータを読み出し、バッファメモリ６に格納する。 - 特許庁

APPARATUS, METHOD AND PROGRAM FOR ESTIMATING OWNER OF VIDEO-RECORDED CONTENTS, RECORDING MEDIUM WITH THE PROGRAM FOR ESTIMATING OWNER OF VIDEO-RECORDED CONTENTS RECORDED THEREON, AND INTEGRATED CIRCUIT FOR ESTIMATING OWNER OF VIDEO-RECORDED CONTENTS例文帳に追加

録画コンテンツの所有者推定装置、録画コンテンツの所有者推定方法、録画コンテンツの所有者推定プログラム、録画コンテンツの所有者推定プログラムを記録した記録媒体、録画コンテンツの所有者推定集積回路 - 特許庁

The pay-out and shooting control circuit 68 includes: a ROM 69 storing a program for performing the pay-out control and the shooting control; and a CPU 70 for performing processing control according to the program stored in the ROM 69.例文帳に追加

この払出発射制御回路６８は、払出制御及び発射制御を行うためのプログラムが記憶格納されたＲＯＭ６９、及びこのＲＯＭ６９に記憶されたプログラムに従って処理制御を行うＣＰＵ７０を備えている。 - 特許庁

To provide an analytic model generation program and analyzing program that do not strain a memory area in analyzing a three-dimensional electromagnetic field when electromagnetic field analysis such as FDTD employing cell division is applied to a circuit board.例文帳に追加

回路基板を対象にセル分割を用いたＦＤＴＤ等の電磁界解析を行なう際に、３次元電磁界解析時のメモリ領域を逼迫させることのないような、解析モデル作成プログラムおよび解析プログラムを提供する。 - 特許庁

ELECTRONIC CONTROL DEVICE, INSPECTION DEVICE FOR ELECTRONIC CONTROL DEVICE, ELECTRONIC CONTROL DEVICE INSPECTION SYSTEM, ELECTRONIC CONTROL DEVICE INSPECTION METHOD, RECORDING MEDIUM WITH ELECTRONIC CIRCUIT CONTROL PROGRAM RECORDED THEREON AND RECORDING MEDIUM WITH ELECTRONIC CONTROL DEVICE INSPECTION PROGRAM RECORDED THEREON例文帳に追加

電子制御装置、電子制御装置用検査装置、電子制御装置検査システム、電子制御装置検査方法、電子回路制御プログラムを記録した記録媒体および電子制御装置検査プログラムを記録した記録媒体 - 特許庁

The logic observation control means 32 imparts the logic constitution data to the program type logic forming means 31, imparts a prescribed signal to the logic circuit embodied in the program type logic forming means 31 and is capable of observing the operation thereof.例文帳に追加

論理観測制御手段３２は、プログラム式論理形成手段３１に論理構成データを与えかつプログラム式論理形成手段３１に実現された論理回路に所定の信号を与えてその動作を観測できる。 - 特許庁