| 例文 |
program circuitの部分一致の例文一覧と使い方
該当件数 : 3225件
The software verification is executed by verifying the operating state when the processor 14 is operated by loading a program for logical verification to the processor 14, by using an in-circuit emulator 25 and a debugger.例文帳に追加
ソフトウェア検証は、プロセッサ14に対し論理検証用のプログラムをロードして動作させたときの動作状態をインサーキットエミュレータ25及びデバッガを用いて検証する。 - 特許庁
Also, reference voltage and verification voltage can be set, after a semiconductor memory is manufactured, also by a program test circuit for calculating reference voltage and verification voltage.例文帳に追加
また、参照電圧および検証電圧を算出するプログラム試験回路によっても、半導体メモリの製造後に参照電圧および検証電圧を設定できる。 - 特許庁
This computer system 30 includes disk storage devices for storing a process parameter database 32, the design of a circuit 31 and a program for instruction 33 performing a modeling method.例文帳に追加
コンピュータ・システム(30)はプロセス・パラメータ・データベース(32)、回路の設計(31)、及びモデル化方法を実行するプログラム命令(33)を記憶するディスク記憶装置を含む。 - 特許庁
The input buffer also comprises a mode program circuit for outputting a plurality of second control signals to control respective voltage of the first control signals.例文帳に追加
前記入力バッファは、前記第1制御信号のそれぞれの電圧を制御するための複数の第2制御信号を出力するモードプログラム回路を更に備える。 - 特許庁
SYSTEM FOR CREATING LAYOUT AND WIRING DIAGRAMS FOR INTEGRATED CIRCUIT (IC), METHOD FOR CREATING FLAT PLACED LAYOUT, AND COMPUTER PROGRAM PRODUCT (FAST ROUTING OF CUSTOM MACRO)例文帳に追加
集積回路(IC)のレイアウト図および配線図を作り出すシステムならびにフラット配置済みレイアウトを作り出すための方法およびコンピュータ・プログラム製品(カスタム・マクロの高速ルーティング) - 特許庁
The external computer 8 transfers the data to the microcomputer circuit 4, which sets correspondence relation between an input port 4d and an output port 4e, on the basis of the program.例文帳に追加
そのデータをマイコン回路4へ転送することにより、マイコン回路4が前記プログラムに基づいてその入力ポート4dと出力ポート4eの対応関係を設定する。 - 特許庁
To provide a semiconductor integrated circuit apparatus having a nonvolatile semiconductor memory apparatus in which the number program loops of one whole block can be obtained simply.例文帳に追加
一つのブロック全体のプログラムループ回数を簡単に知ることができる不揮発性半導体記憶装置を有した半導体集積回路装置を提供すること - 特許庁
To provide a method of designing a semiconductor integrated circuit by which a via is reduced and a redundant via is added while a design rule is kept, and to provide a design program.例文帳に追加
デザインルールを遵守しながら、ビアの縮小及び冗長ビアの追加を行なう半導体集積回路の製造方法、及び設計プログラムを提供することにある。 - 特許庁
To provide a transmission device, a communication system, a transmission method and a program, which can maximize an SNR (Signal to Noise power Ratio) in a reception side while reducing a circuit size.例文帳に追加
回路規模を縮小するとともに、受信側でのSNR(Signal to Noise power Ratio)を最大化することが可能な送信装置、通信システム、送信方法及びプログラムを提供すること。 - 特許庁
To provide a reconfigurable circuit, a configuration method and a program, which can considerably shorten a configuration time without increasing a chip area.例文帳に追加
本発明は、チップ面積の増加を招くことなく、コンフィギュレーション時間を大幅に短縮することができるリコンフィギュアラブル回路、コンフィギュレーション方法、およびプログラムを提供すること。 - 特許庁
Therefore, even when changing the circuit chart input front end to be used, it is not necessary to change the automatic program generation routine 26 which is the center of know-how.例文帳に追加
このため、使用する回路図入力フロントエンドの変更に際しても、ノウハウの中心であるプログラム自動生成ルーチン(206)に変更を加える必要がない。 - 特許庁
To provide a CAD system, a component-mounting support method and a component-mounting support program, capable of preventing easily an unnecessary component included in a circuit diagram from being mounted.例文帳に追加
回路図に含まれる不要部品の実装を容易に防ぐことができるCADシステム、部品実装支援方法および部品実装支援プログラムを提供する。 - 特許庁
To obtain a semiconductor integrated circuit device which is an OTP (one-time program) product, and capable of programing the OTP again without wasting a memory area and easily accessing the new OTP.例文帳に追加
OTP(ワンタイムプログラム)製品でメモリ領域を無駄にせずプログラムをし直すことができ、新たなプログラムのアクセスが容易な半導体集積回路装置を提供する。 - 特許庁
This programmable controller 1 is provided with a memory 3 for storing a program and data; a processor 2 for executing the program stored in the memory 3; and a bus selection circuit 4 for switching the on/off of the connection of the bus signal of the memory 3 and the processor 2.例文帳に追加
プログラムおよびデータを格納するメモリ3と、メモリ3に格納されたプログラムを実行するプロセッサ2とを備えたプログラマブルコントローラ1において、メモリ3とプロセッサ2のバス信号の接続のオン/オフを切り替えるバス選択回路4を備える。 - 特許庁
To provide a page buffer of a flash memory device capable of reducing program time, reducing the area of the device by omitting a data transmission circuit required for a data transmission process and lowering power consumption, and its program operation control method.例文帳に追加
プログラム時間を減らすことができ、データ伝送過程に必要なデータ伝送回路を省略して素子の面積を減らすことができるうえ、消費電力を低めることができる、フラッシュメモリ素子のページバッファおよびそのプログラム動作制御方法の提供。 - 特許庁
A display driver 201 detects that the transition of a display circuit including a GPU (Graphic Processing Unit) 116 to a power saving mode is possible according to processing on an application program 202, for example, the start processing of the application program by a processing detection part 501.例文帳に追加
ディスプレイドライバ201は、処理検出部501により、アプリケーションプログラム202に対する処理、例えばアプリケーションプログラムの起動処理に伴って、GPU116を含む表示回路が省電力モードへの移行が可能であることを検出する。 - 特許庁
One program is selected from among the plural programs by performing logical operation between the noticing information and the information of interest outputted from each of the information decoder 3 and control information to output the program is outputted by a selection logic circuit 4.例文帳に追加
選択論理回路4では、注目情報と各情報デコーダ3から出力された注目情報とを論理演算して、複数番組から一つの番組を選択し、この番組を出力させるための制御情報を出力する。 - 特許庁
On the backside face of a game board 25, i.e. an exchangeable unit 4, a circuit device 32 in which a control ROM 30 storing a main program and a performance program and a data ROM 31 storing control data such as image data for performance are equipped.例文帳に追加
交換ユニット4である遊技盤25の後面に、メインプログラム及び演出プログラムが記憶された制御ROM30と、演出用の画像データ等の制御データが記憶されたデータROM31とが組み込まれた回路装置32を設ける。 - 特許庁
When altering the function, the latch unit 100 is electrically connected to the program part MU by selectively inputting control signals SEL1-SEL4, and a data signal stored in the program part MU is outputted from the data latch circuit.例文帳に追加
機能を変更する際には、制御信号SEL1〜SEL4を選択的に入力することによりラッチユニット100とプログラム部MUとが電気的に結合され、プログラム部MUに格納されているデータ信号はデータラッチ回路から出力される。 - 特許庁
The nonvolatile memory device includes a word line voltage generator circuit for generating a word line voltage to be supplied to a selected row in response to step control signals and a program controller for sequentially activating the step control signals during a program cycle.例文帳に追加
不揮発性メモリ装置はステップ制御信号に応答して選択された行に供給されるワードライン電圧を発生するワードライン電圧発生回路と、プログラムサイクルの間ステップ制御信号を順次に活性化させるプログラム制御器とを含む。 - 特許庁
MASKING METHOD AND CORRECTING METHOD FOR OUTPUT EVENT OF BIDIRECTIONAL SIGNAL IN TEST PATTERN FILE OF SEMICONDUCTOR INTEGRATED CIRCUIT AND COMPUTER READABLE RECORDING MEDIUM RECORDING MASKING PROGRAM AND CORRECTING PROGRAM FOR OUTPUT EVENT OF BIDIRECTIONAL SIGNAL例文帳に追加
半導体集積回路のテストパターンファイルにおける双方向信号の出力イベントのマスキング方法と修正方法および双方向信号の出力イベントのマスキングプログラムと修正プログラムとを記録したコンピュータ読みとり可能な記録媒体 - 特許庁
To provide an integrated circuit analyzer capable of efficiently analyzing an influence on the entire integrated circuit by current transition caused upon separation supply of power to the region of a dynamic power control object for which the ON/OFF of the power is controlled dynamically for an instance, and to provide an integrated circuit analyzing method and a program.例文帳に追加
インスタンスに対して動的に電源のオンオフが制御される動的電源制御対象の領域への電源の分離投入時に発生する電流遷移が集積回路全体に与える影響を効率よく解析できる集積回路解析装置およびその方法並びにプログラムを提供する。 - 特許庁
Since data inputted into the terminal 1 of the input/output circuit 10 is outputted from the terminal 2 via an output circuit 223 from an input buffer 13 and a gate control part 22 of an input/output circuit 20, the input/output circuits 10 and 20 can be tested through program processing without going through the internal bus B.例文帳に追加
そして、入出力回路10の端子1に入力されたデータが入力バッファ13および入出力回路20のゲートコントロール部22のセレクタ222から出力回路223を介して端子2から出力されるので、プログラム処理による内部バスBを介することなく入出力回路10,20のテストが可能になる。 - 特許庁
To provide a method for designing a semiconductor integrated circuit and a design program for making it unnecessary to change the physical position or RTL(Register Transfer Level) of a cell in order to fulfill timing constraint, and for making it possible to optimize a semiconductor integrated circuit in a short time, and for making it possible to shorten the design period of the semiconductor integrated circuit.例文帳に追加
タイミング制約を満たすためにセルの物理的な位置やRTL(Register Transfer Level)を変更する必要がなく、回路の最適化を短時間に行うことができ、半導体集積回路の設計期間を短縮することができる半導体集積回路の設計方法、設計プログラムを提供する。 - 特許庁
The three-dimensional memory device includes: a memory cell array in which a plurality of word line planes are stacked; a write-read circuit that programs memory cells of at least two or more pages, which are provided on the selected word line plane at the same time; and a control circuit that controls a program operation of the write-read circuit.例文帳に追加
本発明の3次元メモリー装置は、複数のワードライン平面が積層されたメモリーセルアレイ、選択されたワードライン平面に具備された少なくとも2以上のページのメモリーセルを同時にプログラムする書込み読出し回路、そして前記書込み読出し回路のプログラム動作を制御する制御回路を含むことができる。 - 特許庁
By changing the external sensor connected to the integrated circuit external unit 1 and the internal program adapted to the external sensor, it is possible to adapt to the differences in external sensors and to use the disclosed circuit as a common integrated circuit for different kinds of medical devices including sphygmomanometers, blood glucose meters, syringe pumps, and infusion pumps.例文帳に追加
集積回路外部1に接続する外部センサと当該外部センサに対応した内部プログラムとを変更することにより、外部センサの相違に応じて、血圧計、血糖計、シリンジポンプ、および輸液ポンプを含む複数種類の異なる医療機器間で共通の集積回路として利用可能とする。 - 特許庁
Accordingly, a time from detection of a change of the processing mode and the interrupt in the frequency mode setting circuit 101 to generation of the clock signal CLK in the clock generation circuit 102 is unconnected to a processing speed of a program controlling the CPU 20 and is decided according to a response time of a hardware in the clock supply circuit.例文帳に追加
したがって、周波数モード設定回路101で処理モードの変更や割り込みが検出されてからクロック発生回路102でクロック信号CLKが生成されるまでの時間は、CPU20を制御するプログラムの処理速度と無関係になり、クロック供給回路におけるハードウェアの応答時間に応じて決まる。 - 特許庁
Only at the time of executing the starting program (system boot), the multivalue NAND flash memory 3 is used in the same manner as a binary NAND flash memory, whereby a small-scale 1-bit error correction circuit 4 used in binary NAND flash memory access can be used as the error correction circuit, and the circuit scale can be reduced.例文帳に追加
起動プログラム実行時(システム起動時)のみ、多値NANDフラッシュメモリ3を2値NANDフラッシュメモリと同等の使い方にすることで、エラー訂正回路として2値NANDフラッシュメモリアクセス時に用いる小規模な1ビットエラー訂正回路4を使用することが可能となり、回路規模を削減することが可能になる。 - 特許庁
When a tuning circuit 5 for digital reception currently selects a desired view digital channel and a digital demodulator circuit 6 demodulates and decodes the view digital channel to view a desired program, a tuning circuit 3 for analog reception is controlled by a control circuit 8, channel scanning that successively selects transmission channels from an adjacent transmitting station is performed, and the receiving strength of respective channels is detected.例文帳に追加
いま、所望の視聴デジタルチャンネルをデジタル受信用選局回路5で選局し、デジタル復調回路6で復調,復号して所望の番組を視聴しているときには、アナログ受信用選局回路3が制御回路8によって制御され、隣接する送信局からの送信チャンネルを順に選局するチャンネルスキャンが行なわれ、夫々のチャンネルの受信強度が検出されている。 - 特許庁
This program makes a computer execute an input procedure for inputting logic circuit design data described in the logic description language and a changing procedure for checking whether a signal in the logic circuit design data is an indefinite value or not, and changing the logic circuit design data, when the signal is the indefinite value, so as to propagate the signal to the latter stage of a logic circuit as the indefinite value.例文帳に追加
論理記述言語で記述された論理回路設計データを入力する入力手順と、論理回路設計データ内の信号が不定値であるか否かをチェックし、不定値である場合にはその信号を不定値として論理回路の後段に伝播するように論理回路設計データを変更する変更手順とをコンピュータに実行させるためのプログラムが提供される。 - 特許庁
When a digital reception tuner circuit 5 is tuned to a desired viewing digital channel and a desired program is viewed by demodulating and decoding in a digital demodulation circuit 6, an analog reception tuner circuit 3 is controlled by a control circuit 8, a channel scan is performed to tune to transmission channels from adjacent transmission station in order, and reception strength of each of the channels is detected.例文帳に追加
いま、所望の視聴デジタルチャンネルをデジタル受信用選局回路5で選局し、デジタル復調回路6で復調,復号して所望の番組を視聴しているときには、アナログ受信用選局回路3が制御回路8によって制御され、隣接する送信局からの送信チャンネルを順に選局するチャンネルスキャンが行なわれ、夫々のチャンネルの受信強度が検出されている。 - 特許庁
To adapt to two conflicting requests that are the reduction of a processing amount required for updating setting contents of address space protection information accompanying the switch of an execution program and the reduction of the circuit scale of a storage circuit for storing the address space protection information.例文帳に追加
実行プログラムの切り替えに伴うアドレス空間保護情報の設定内容の更新に要する処理量の削減と、アドレス空間保護情報を記憶する記憶回路の回路規模の削減という2つの相反する要望に適応する。 - 特許庁
The program circuit is provided with nonvolatile memory cells 122, 124 being writable, and a logic circuit connected to the nonvolatile memory cell and outputting a different signal depending on recording contents of the nonvolatile memory cell, and the fusing process of a fuse is unnecessary.例文帳に追加
プログラム回路は、書込み可能な不揮発性メモリセル122、124と、当該不揮発性メモリセルに接続され当該不揮発性メモリセルの記録内容によって異なる信号を出力する論理回路とを備えており、ヒューズの溶断工程が不要である。 - 特許庁
To provide a circuit design verification method, design verification device and computer program which can judge whether a synchronous unit can operate synchronously or not by carrying out backward trace of a signal path based on information on circuit wire connection.例文帳に追加
回路の結線情報に基づき信号経路の逆方向トレースを行い、同期ユニットが同期動作できるか否かの判定が可能な回路の設計検証方法、設計検証装置、及びコンピュータプログラムを提供することを目的とする - 特許庁
To provide an image signal processing circuit, configured so that specific information, such as, bar codes can be accurately read by a general lens, without requiring an exclusive EDOF lens system and a signal processing circuit, and to provide an imaging device, an image signal processing method, and a program.例文帳に追加
専用のEDOF系レンズおよび信号処理回路を必要とせずに、通常レンズでバーコード等の特殊な情報を精度良く読み取ることが可能な画像信号処理回路、撮像装置、画像信号処理方法、およびプログラムを提供する。 - 特許庁
To provide a connection model generating device for automatically generating a connection part model of a part mounted to a circuit board, a connection model generating method and a connection model generating program in the analysis of the circuit board on which the part is mounted.例文帳に追加
本発明は部品実装した回路基板の解析に関し、より詳細には回路基板に搭載した部品の接合部モデルを自動生成する接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラムに関するものである。 - 特許庁
To provide an apparatus for design of integrated circuit, a method therefor and a program capable of efficiently performing design of an integrated circuit.例文帳に追加
集積回路を設計するための集積回路設計装置及び集積回路設計方法並びにプログラムに関し、集積回路の設計を効率よく行える集積回路設計装置及び集積回路設計方法並びにプログラムを提供することを目的とする。 - 特許庁
To provide a method and program for enabling an electric circuit simulation further close to an actual operation by performing A/D conversion processing and D/A conversion processing following a fluctuation of power source voltage in a simulation of an analog/digital integrated circuit.例文帳に追加
アナログ・ディジタル混在回路のシミュレーションにおいて、電源電圧の変動に追従したA/D変換処理及びD/A変換処理を行い、より実際の動作に近い電気回路シミュレーションを可能にする方法及びプログラムを提供すること。 - 特許庁
To provide an automatic high-order synthesis method which restrains a decrease in degree of flexibility due to the integration of variable array in a high-order synthesis and generates the RTL description of a logic circuit which is small in circuit area and operates at a high-speed, and a high-order synthesis program therefor.例文帳に追加
変数配列の統合による高位合成での自由度の減少を抑制し、回路面積が小さく、高速動作が可能な論理回路のRTL記述を生成する自動高位合成方法及び高位合成プログラムを提供する。 - 特許庁
A program operated in a conventional first processing circuit is operated as it is when a second processing circuit for executing high sampling processing is added, thereby development efficiency is improved, and development period is shortened.例文帳に追加
また、高サンプリング処理を実行するための第2の処理回路を増設する際に、従来の第1の処理回路で動作していたプログラムがそのまま動作する様に配慮することで、開発効率を向上し、開発期間を短縮することが出来る。 - 特許庁
To provide a noise reduction circuit, a noise reduction apparatus, a noise reduction method and a noise reduction program in which noise of a clock signal can be attenuated even when a plurality of radio circuits are connected with a function circuit and a common terminal.例文帳に追加
本発明は、複数の無線回路が機能回路と共通の端末に搭載されても、クロック信号のノイズを減衰させることができるノイズ低減回路、ノイズ低減装置、ノイズ低減方法及びノイズ低減プログラムの提供を目的とする。 - 特許庁
To form CPUs with various kinds of bit widths necessary for executing an object program generated so as to reduce power consumption of a semiconductor integrated circuit by increasing use efficiency of the CPUs into a semiconductor integrated circuit equipped with a programmable device.例文帳に追加
CPUの使用効率を上げ、半導体集積回路の消費電力を低減するように生成されたオブジェクトプログラムの実行に必要となるさまざまなビット幅のCPUを、プログラマブルデバイスを備えた半導体集積回路に構成する。 - 特許庁
To change various operating conditions of a reset circuit by connecting the reset circuit with a rewritable storage medium with which bus communication is possible and rewriting the program contents in the storage medium from the outside even after completion as a product.例文帳に追加
リセット回路と書き換え可能な記憶媒体とをバス通信可能に接続することにより、製品として完成後も、外部から記憶媒体内のプログラム内容を書き換えることにより、リセット回路の各種動作条件を変更可能とする。 - 特許庁
When the program stored in the memory 12 is executed by the processor 11 to output an action instruction signal to the verification objective circuit 13 from the processor 11, while an output specification signal is outputted to the peripheral circuit simulator 20 via the bus 15.例文帳に追加
プロセッサ11に、メモリ12に記憶されているプログラムを実行させて、プロセッサ11から検証対象回路13へ動作指示信号を出力させると共に、バス15を介して周辺回路シミュレータ20へ出力仕様信号を出力させる。 - 特許庁
To provide a communication system for providing a communication terminal with circuit information and a program for rewriting circuit parts for realizing a software radio function by assuring a proper operation of the communication terminal having a software radio mechanism.例文帳に追加
ソフトウェア無線機構を備えた通信端末装置に対して、その適正な動作を保証して、ソフトウェア無線機能を実現する回路部分の書き換え用の回路情報、書き換え用のプログラムを提供することができる通信システムを提供する。 - 特許庁
To provide a signal generation timing control program for reducing simultaneous operation signals due to simultaneous transmission of electric signals by accurately arranging pins on a programmable device functionally separated from a large scale integrated circuit to reconfigure a reconfiguration integrated circuit.例文帳に追加
大規模集積回路から機能分割されたプログラマブル・デバイスに正確なピン配置を行い再構成集積回路を再構成し、電気信号の同時発信に起因する同時動作信号を低減する信号発生タイミング制御プログラムを提供する。 - 特許庁
To provide a function analyzing device, a function analyzing method and its program for components of a hydraulic/pneumatic circuit capable of efficiently utilizing the special knowledge on the components of the hydraulic/pneumatic circuit, and being used in various hydraulic/pneumatic circuits with general versatility.例文帳に追加
油・空圧回路の構成部品の専門知識を効率的に活用することができ、各種の油・空圧回路に汎用的に使用することのできる油・空圧回路の構成部品の機能解析装置、機能解析方法及びそのプログラムを提供する。 - 特許庁
When operation abnormality of a CPU 10 is not detected by a failure detection circuit 42, a switching circuit 70 boots a DSP 20 by an initial boot program for DSP 61 by connecting serial ROM 60 and the DSP 20 with a serial local bus.例文帳に追加
切替回路70は、故障検出回路42がCPU10の動作異常を検出していない場合、シリアルROM60とDSP20とをシリアルのローカルバスにより接続してDSP用初期ブートプログラム61によりDSP20を起動させる。 - 特許庁
On a substrate for testing, a clock signal corresponding to an actual operation of the semiconductor device is supplied, and a test program for conducting a performance test on the first memory circuit is written from a tester to the second memory circuit of the second semiconductor device.例文帳に追加
試験用基板上において、上記半導体装置の実動作に相当したクロック信号を供給し、テスト装置から上記第2半導体装置の第2メモリ回路に上記第1メモリ回路の動作試験を行うテストプログラムを書き込む。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|