「sampling circuits」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A plurality of sampling circuits are to be provided, then a pixel signal outputted from an imaging element 10 is to be sampled by each different sampling circuit into a pixel signal including a pixel signal of the color pixels and a pixel signal not including a pixel signal of the color pixels.例文帳に追加

複数のサンプリング回路を設け、各サンプリング回路により、撮像素子１０から出力された画素信号を、カラー画素の画素信号を含む画素信号と、カラー画素の画素信号を含まない画素信号とを異なるサンプリング回路でサンプリングする。 - 特許庁

To provide a sampling frequency converter including sampling frequency conversion circuits SRCs for a plurality of channels that flexibly changes allocation of which channels of the SRCs are to be phase-locked depending on number of channels of received multi-channel signals.例文帳に追加

複数チャンネルのサンプリング周波数変換回路ＳＲＣを有するサンプリング周波数変換装置において、どのチャンネルのＳＲＣを位相同期動作させるかの割り当てを、入力するマルチチャンネル信号のチャンネル数に応じてフレキシブルに変更する。 - 特許庁

The sampling section 41 is equipped with a circuit configured by connecting in parallel from a first stage up to an n-th stage, sampling circuits 41a-41e configured by connecting in cascade n (n is an integer ≥1) flip-flops which operate in synchronization with a reference clock for example.例文帳に追加

サンプリング部４１は、例えば基準クロックに同期して動作するフリップフロップをｎ個（ｎは１以上の整数）縦続接続してなるサンプリング回路４１ａ〜４１ｅを、第１段目から第ｎ段目まで並列接続してなる回路を備える。 - 特許庁

The delay circuit 130 of the first signal generator delays waveform data by the sampling clock according to the calculated value, and phase adjustment circuits 216 and 218 of the second signal generator delay the waveform data at the phase level of the sampling clock.例文帳に追加

この計算値に応じて、第１信号発生装置の遅延回路１３０は波形データをサンプリング・クロック単位で遅延し、第２信号発生装置の位相調整回路２１６及び２１８は波形データをサンプリング・クロックの位相レベルで遅延する。 - 特許庁

A feedback circuit F2 has electric charge holding circuits 401, 402 which hold electric charges of signals from the integrator 72 for the different sampling periods, changes the feedback amount and output signals from the respective electric charge holding circuits 401, 402 to the subtractor 121.例文帳に追加

フィードバック回路Ｆ２は、積分器７２からの信号の電荷を異なるサンプリング期間で保持する電荷保持回路４０１，４０２を有し、フィードバック量を変更可能であり各電荷保持回路４０１，４０２からの信号を減算器１２１に出力する。 - 特許庁

Output signals of both sampling hold circuits 46, 48, i.e., a bottom value IB and a peak value IP in respective switching cycles are inputted into an average value arithmetic circuit 62, an average value is operated as intermediate values of both sampling values IB, IP.例文帳に追加

両サンプリング・ホールド回路４６，４８の出力信号つまり各スイッチングサイクルにおける電流Ｉの底値ＩＢおよびピーク値ＩＰは平均値演算回路６２に入力され、ここで両サンプリング値ＩＢ，ＩＰの中間値として平均値が演算される。 - 特許庁

Sample-and-hold circuits 14 and 15 generate a signal by sampling and holding the voltage signals using the first clock signal (CLK) and a signal by sampling and holding the voltage signals using the second clock signal having a phase difference against the first clock.例文帳に追加

そして、サンプルホールド回路１４、１５により、この電圧信号を第１のクロック信号（ＣＬＫ）を用いてサンプル＆ホールドした信号と、第１のクロック信号に対して位相差を持たせた第２のクロック信号を用いてサンプル＆ホールドした信号を生成する。 - 特許庁

The electro-optical device includes on a substrate (10): a plurality of scanning lines (11) and data lines (6); a plurality of sub-pixel parts (70) corresponding to R, G or B; and a sampling means in which a plurality sets of three sampling circuits (71) arrayed in a line are arrayed.例文帳に追加

電気光学装置は、基板（１０）上に、複数の走査線（１１）及びデータ線（６）と、Ｒ、Ｇ又はＢに対応する複数のサブ画素部（７０）と、一列に配列された三つのサンプリング回路（７１）が、複数配列されてなるサンプリング手段とを備える。 - 特許庁

When the sampling and holding circuits are integrated into one system, objects for comparison used for the same system cancel element mismatch for each other, so that influences by the element mismatch is suppressed.例文帳に追加

サンプリング及びホールド回路を１系統に統合した場合、同一系統を用いる比較対象同士が素子ミスマッチを打ち消し合うため、素子ミスマッチの影響が抑えられる。 - 特許庁

The second determination circuits determine that a carry is about to take place and there is no carry if the occurrence frequency of the A/D conversion result "1" in the bit-specific sampling matches a second criterion value.例文帳に追加

第２判定回路はビット毎のサンプリングによるＡ／Ｄ変換結果の“１”出現回数が第２判定値と一致する場合、桁上げ付近且つ桁上げなしと判定する。 - 特許庁

Switch circuits SW102, SW103 are controlled with a pulse waveform D, fixed in an OFF state during a preblanking (PB) term, and a sampling operation is performed while switching ON/OFF during an ordinary term other than the PB term.例文帳に追加

スイッチ回路ＳＷ１０２，１０３をパルス波形Ｄで制御して、プリブランキング期間（ＰＢ期間）中はオフ固定させ、ＰＢ期間以外の通常期間は、オン／オフしてサンプリング動作をする。 - 特許庁

Data coincident circuits 2-6a and 2-6b are provided for copying, at every sampling time point, input/output data and arithmetic result from the memory of the main controller 2-2 to the memory of the slave controller 2-3.例文帳に追加

サンプリング時点毎に、主制御装置2-2のメモリから待機系の従制御装置2-3のメモリへ、入出力データと演算結果とを複写する、データ一致化回路2-6a、2-6bを設ける。 - 特許庁

When the image to be displayed is not the raw image, the source driver 300 applies sampling video signals AVs outputted from the sample-and-hold circuits SH1 to SHn-1 to the video signal lines SL2 to SLn like a conventional method.例文帳に追加

ベタ画像でなければ、ソースドライバ３００は、従来通り、サンプルホールド回路から出力されたサンプリング映像信号ＡＶｓを映像信号線ＳＬ２〜ＳＬｎに印加する。 - 特許庁

The first determination circuits determine that a carry is about to take place and there is a carry if the occurrence frequency of an A/D conversion result "1" in the bit-specific sampling matches a first criterion value.例文帳に追加

第１判定回路はビット毎のサンプリングによるＡ／Ｄ変換結果の“１”出現回数が第１判定値と一致する場合、桁上げ付近且つ桁上げありと判定する。 - 特許庁

Each of the circuits 5, 25 is provided with a phase information generating circuit 4, a memory circuit 6, a phase number generating circuit 7, a control circuit 8, a sampling circuit 10, a 1/M frequency division counter 11 and a frequency divider circuit 12.例文帳に追加

これらの回路５、２５は、位相情報発生回路4、メモリ回路6、位相番号発生回路７、制御回路8、標本化回路10、Ｍ分周カウンタ11および分周回路12を備える。 - 特許庁

To provide a signal conversion apparatus for optimizing a sampling frequency while suppressing the occurrence of aliasing noise even when manufacturing variations are present in filter circuits.例文帳に追加

本発明の一実施例では、フィルタ回路に製造ばらつきがあっても、エイリアシングノイズの発生を抑えながらサンプリング周波数を最適化する信号変換装置を提供することを目的とする。 - 特許庁

A timing generator 3 outputs a latch signal SH for prescribing delay processing timing of the sample and hold circuits and a clock signal HCK for prescribing a simultaneous sampling period of a drive circuit 13.例文帳に追加

タイミングジェネレータ３はサンプルホールド回路の遅延処理タイミングを規定するラッチ信号ＳＨと駆動回路１３の同時サンプリング周期を規定するクロック信号ＨＣＫを出力する。 - 特許庁

A write scan line 104WS to be shared is allocated as a vertical scan line for controlling a first sampling transistor 125, and it is shared by pixel circuits P of a plurality of lines.例文帳に追加

第１のサンプリングトランジスタ１２５を制御するための垂直走査線として共用対象の書込走査線１０４WSを割り当てて複数行の画素回路Ｐで共用する。 - 特許庁

A digital reproduction signal generating circuit 60 converts the reproduction signal to a digital reproduction signal by sampling with the prescribed sampling rate, delays it more than a binarization signal supplied to the evaluation object pulse specifying circuit 54 by the prescribed quantity, and supplies it to switch circuits 61 to 64.例文帳に追加

ディジタル再生信号生成回路６０は、再生信号を所定のレートでサンプリングしてディジタル再生信号に変換して、評価対象パルス特定回路５４に供給される２値化信号よりも所定量だけ遅延させてスイッチ回路６１〜６４に供給する。 - 特許庁

Then, by exclusive OR circuits 24 and 25 and a masking circuit 28, the phase information of the sampling clock 102 is extracted from the relation of the polarity of the data of the intermediate point and the polarity of the data of an original sampling point and outputted through an LPF 30 to a VCO 40 as an APC voltage 103.例文帳に追加

そして、排他的論理和回路２４、２５、マスク回路２８により、その中間点のデータの極性と元のサンプリング点のデータの極性の関係からサンプリングクロック１０２の位相情報を抽出しＬＰＦ３０を介してＡＰＣ電圧１０３としてＶＣＯ４０に出力する。 - 特許庁

The Image determination circuits P2 to Pn respectively compare sampling video signals AVs outputted from preceding sample-and-hold circuits SH1 to SHn-1 with a video signal AV outputted from a display control circuit 200 to determine whether an image to be displayed is a raw image or not.例文帳に追加

画像判定回路Ｐ２〜Ｐｎは、前列のサンプルホールド回路ＳＨ１〜ＳＨｎ−１から出力されたサンプリング映像信号ＡＶｓと表示制御回路２００から出力された映像信号ＡＶとを比較し、表示すべき画像がベタ画像であるか否かを判定する。 - 特許庁

In this voltage detector, output voltages V1, V2 of differential voltage detecting circuits 31, 32 are sampled with the output side sampling switches S10-S12 in shutoff state, while analog switches for error correction RS2, RS3 are turned on.例文帳に追加

出力側サンプリングスイッチＳ１０〜Ｓ１２を遮断し、誤差補正用アナログスイッチＲＳ２、ＲＳ３をオンした状態で、差動電圧検出回路３１、３２の出力電圧Ｖ１、Ｖ２を採取する。 - 特許庁

To provide a horizontal output generation circuit capable of executing phase correction based on phase difference information between a sampling clock and a synchronizing component signal included in a video signal with the small number of circuits.例文帳に追加

本発明は、少ない回路でサンプリングクロックと映像信号に含まれる同期成分の信号との位相差情報に基づいた位相補正する水平出力発生回路の実現を目的とする。 - 特許庁

The high-speed serial interface circuit includes first to N-th receiver circuits 10-1 to 10-N, a connection switching circuit 20, a serial/parallel conversion circuit 40, a sampling clock generating circuit 50, and a mapping change circuit 110.例文帳に追加

高速シリアルインターフェース回路は、第１〜第Ｎのレシーバ回路１０-1〜１０-N、接続切り替え回路２０、シリアル／パラレル変換回路４０、サンプリングクロック生成回路５０、マッピング変更回路１１０を含む。 - 特許庁

0 V/5 V sampling pulses outputted from logic circuits LOG_j are respective shifted to 10 V for a high potential side and -8 V for a low potential side by connected two stage level shifters LS1_j and LS2_j.例文帳に追加

論理回路ＬＯＧ_jから出力される０Ｖ／５Ｖのサンプリングパルスを、接続された２段のレベルシフタＬＳ１_j，ＬＳ２_jによって、高電位側を１０Ｖに、低電位側を−８Ｖにそれぞれシフトする。 - 特許庁

Gradation data Dod and Dev are sampled by corresponding horizontal driving circuits 23O and 23E in timing corresponding to sampling in distribution of gradation data D11 to a plurality of systems.例文帳に追加

本発明は、階調データＤ１１を複数系統に振り分ける際のサンプリングに対応するタイミングで、各系統の階調データＤｏｄ、Ｄｅｖを対応する水平駆動回路２３Ｏ、２３Ｅでサンプリングする。 - 特許庁

A DAB receiver writes the digital audio data fetched from decoding circuits 16 and 17 in memories 18 and 34, and at the same time, successively changes the writing addresses of the data at the sampling period of the digital audio data.例文帳に追加

デコード回路１６、１７から取り出されたデジタルオーディオデータおよびＤＲＣデータを、メモリ１８、３４に書き込むとともに、その書き込みアドレスをデジタルオーディオデータのサンプリング周期で順に変更していく。 - 特許庁

The over-sampling processing circuit is configured with a multiplier section 1, 4 data latch sections 2-1-2-4, 4 data selectors 3-1-3-4, an adder section 4, and 2 integration circuits 5-1, 5-2.例文帳に追加

オーバーサンプリング処理回路は、乗算部１、４つのデータ保持部２−１〜２−４、４つのデータセレクタ３−１〜３−４、加算部４、２つの積分回路５−１、５−２を含んで構成されている。 - 特許庁

A precharge circuit, before the sampling operation, previously charges the sampling capacitor so as to have a predetermined output value according to digital input/output characteristics substantially conforming to input/output characteristics of the A/D conversion circuits each indicating an output signal of each A/D conversion circuit to an input signal thereof.例文帳に追加

プリチャージ回路は、サンプリングする前に、サンプリングキャパシタを、各Ａ／Ｄ変換回路部への入力信号に対する出力信号を示す各Ａ／Ｄ変換回路部の入出力特性に実質的に適合するデジタル入出力特性に従って、所定の出力値になるように予め充電する。 - 特許庁

A product sum computing element in the operation processing part 36 makes a response to any one clock signal and periodically executes a product sum operation using a plurality of sample signals, showing the sampling results of all the sample circuits.例文帳に追加

演算処理部３６内の積和演算器は、いずれか１つのクロック信号に応答し、全てのサンプル回路のサンプリング結果をそれぞれ示す複数のサンプル信号を用いた積和演算を周期的に行う。 - 特許庁

Respective twofold upsampling circuits 8, 9, 10, 11 convert the sampling frequency of the audio data into twofold frequencies to supply pertinent audio data whose frequencies are already converted to respective D/A converters 12, 13, 14 via terminals (b), (d), (f), (h).例文帳に追加

２倍アップサンプリング回路８，９，１０，１１は、オーディオデータのサンプリング周波数を２倍に変換し、当該周波数変換済みのオーディオデータを端子ｂ，ｄ，ｆ，ｈを介してＤ／Ａコンバータ１２，１３，１４に供給する。 - 特許庁

To add required functions as a sampling circuit and a precharge circuit in a liquid crystal device using an active matrix driving method by driving a TFT, and to reduce the space occupied by the circuits on a substrate.例文帳に追加

ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置において、サンプリング回路及びプリチャージ回路として必要な機能を夫々持たせると共にそれらが基板上に占めるスペースを小さくする。 - 特許庁

Doppler detection circuits 36, 38 extract Doppler data corresponding to the two sampling points, and Doppler waveforms expressing the extracted Doppler data are synthesized and displayed as synthesized waveforms on a display device 34.例文帳に追加

ドプラ検出回路３６，３８は２つのサンプル点に対応するドプラ情報を抽出し、その抽出されたドプラ情報を表すドプラ波形が合成されて合成波形として表示装置３４に表示される。 - 特許庁

The circuit 101 is provided with a shift register 500 and plural enable circuits 502 which output the ANDing of the transfer signal from the shift register 500 and an enable signal as sampling circuit driving signal.例文帳に追加

データ線駆動回路１０１は、シフトレジスタ５００と、シフトレジスタ５００からの転送信号とイネーブル信号との論理積をサンプリング回路駆動信号として夫々出力する複数のイネーブル回路５０２とを備える。 - 特許庁

In a five-step 3-cascade filter decimation device 5, three circuits each composed of a multiplier 51, an adder 52, a register 53 and a selector 54 are parallel provided and this device is operated at a sampling frequency fs of an input signal.例文帳に追加

５段３カスケードのフィルタ・デシメーション装置５は、乗算器５１、加算器５２、レジスタ５３及びセレクタ５４で構成された回路が３つ並列に設けられ、入力信号のサンプリング周波数ｆsで動作する。 - 特許庁

An output signal of a shift register 140 wherein 131 stages of latch circuits 1450 are connected, is branched to two paths, NAND circuits 142 are provided in the respective branch paths, and a sampling switch 148 is turned on based on the output signal to sample an image signal on a data line 114.例文帳に追加

ラッチ回路１４５０が１３１段接続されたシフトレジスタ１４０の出力信号を２つの経路に分岐するとともに、これらの分岐経路にそれぞれＮＡＮＤ回路１４２を設けて、この出力信号に基づいてサンプリングスイッチ１４８をオンさせて、データ線１１４に画像信号をサンプリングさせる。 - 特許庁

A signal generator 30 for generating measurement signals in integrated circuits 10_A, 10_B, a sampling circuit 40 for sampling signal waveforms at a measurement signal output terminal 25, and variable input impedance 42, 44 for terminating input measurement signals are provided, and then the measurement signal output terminal 25 is connected to a measurement signal input terminal 26 by wiring having the same characteristic impedance as that of wiring between integrated circuits.例文帳に追加

集積回路内１０_A，１０_Bに計測信号を発生する信号発生器３０と、計測信号出力端子２５における信号の波形をサンプリングするサンプリング回路４０と、入力される計測信号を終端する可変入力インピーダンス４２，４４を設け、計測信号出力端子２５と計測信号入力端子２６を集積回路間の配線の特性インピーダンスと同じ特性インピーダンスを持つ配線で接続する。 - 特許庁

Further, on the peripheral area (including the frame area and sealing area), the device is provided with peripheral circuits such as a data line driving circuit (101) related to the pixel electrodes and a sampling circuit (301), and the wiring for supplying pixel signals or the like.例文帳に追加

更に、周辺領域（額縁領域やシール領域を含む）には、画素電極の駆動に係るデータ線駆動回路（１０１）やサンプリング回路（３０１）等の周辺回路と、画像信号等を供給する配線とを備える。 - 特許庁

To provide a technique which allows the smaller number of sampling/holding circuits to be used when detecting and compensating for the variations in threshold voltage of OLEDs of an OLED display panel.例文帳に追加

本発明は、有機発光ダイオード(ＯＬＥＤ)ディスプレイパネルの有機発光ダイオードのしきい値電圧が変化されることを検出して補償するにおいて、より少ない個数のサンプル/ホールド回路を使用できるようにする技術を提供する。 - 特許庁

Besides, the image processing part 125 is provided with a pulse generating part 134 for generating a sampling pulse, CDS circuits 132, 132' for CDS processing, and an edge detecting part 131 for detecting the rising edge and the falling edge of an analog signal.例文帳に追加

また、画像処理部１２５は、サンプリングパルスを生成するパルス生成部１３４と、ＣＤＳ処理するＣＤＳ回路１３２，１３２’と、アナログ信号の立ち上がりエッジ及び立下りエッジを検出するエッジ検出部１３１とを備える。 - 特許庁

Thus, even when power supply to the sampling hold SH and the A/D converter 8 is started, a time for reaching the thermal equilibrium can be shortened just for continuous supply of the power to the amplifying circuits 41 and 42.例文帳に追加

したがって、サンプリングホールドＳＨおよびＡ／Ｄ変換器８への電力の供給を開始したとしても、増幅回路４１、４２への電力の連続的な供給の分だけ、熱平衡に達するまでの時間を短くすることができる。 - 特許庁

In spite of the low voltages used in the circuits, pulse resistance to noise can be achieved by making a channel length L of the transistors to be shorter than the blocks used in the power supply of V2 in a level shifter group 233 and a sampling switch group 234 so as to realize normal operations.例文帳に追加

そして、低電圧によるパルスのノイズ対策、正常動作実現に対しては、トランジスタのチャネル長Ｌをレベルシフタ群２３３、サンプリングスイッチ群２３４におけるＶ２の電源で使用されるブロックよりも短くする。 - 特許庁

This display device has one or more inverter circuits for adjusting a delay time between an external clock signal input parts T1, T2 for inputting external clock signals CKH1, CKH2, and a sampling signal generating circuit (shift register) on a substrate 10, and selects only a necessary inverter circuit from them, and connects it to delay a sampling timing of a video signal.例文帳に追加

基板１０上に、外部からのクロック信号ＣＫＨ１，ＣＫＨ２を入力する外部クロック入力部Ｔ１，Ｔ２と、サンプリング信号作成回路（シフトレジスタ）との間に、遅延時間を調整する１以上のインバータ回路を有し、このうち必要なインバータ回路のみを選択し接続して、映像信号のサンプリングタイミングを遅延させる。 - 特許庁

To synchronize respective timepiece circuits 15 with each other with a simple structure irrelevant to connection/separation of some timepiece circuit 15, in a timepiece synchronous circuit 16 mutually synchronizing the time piece circuits 15 mounted for sampling data at prescribed times and controlling the load respectively and linking a plurality of monitor control devices 11, 12 and 13 together.例文帳に追加

所定時刻でのデータのサンプリングや負荷の制御などのためにそれぞれ搭載される時計回路１５を同期させ、複数の監視制御装置１１，１２，１３間で連係を行わせるための時計同期回路１６において、何れの時計回路１５の接続／離脱に拘わりなく、簡単な構成で各時計回路１５間の同期を得るようにする。 - 特許庁

Thus, not only the sampling circuit 4 connected to the external terminal T2 can be protected from the overvoltage but also the counter circuit 3 and input/output circuits 5 connected to the external terminals T1, T3 can be protected from the overvoltage.例文帳に追加

したがって、外部端子Ｔ２に接続されたサンプリング回路４を過電圧から保護することができると同時に外部端子Ｔ１，Ｔ３に接続されたカウンタ回路３および入力／出力回路５をも過電圧から保護することができる。 - 特許庁