「semiconductor testing」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

To provide a contact substrate for testing semiconductor device for conducting a test of an electronic component to be tested having fine electrode structure, while holding satisfactory electric contact.例文帳に追加

微細な電極構造を有する被試験電子部品の試験を良好な電気接触を保持して行うことが可能な半導体装置試験用コンタクト基板を提供する。 - 特許庁

To provide a semiconductor testing device offering interleaving configuration for connecting devices, reducing the number of signals connecting the devices.例文帳に追加

インターリーブ形態で装置間を接続する構成を備える半導体試験装置において、装置間を接続する信号本数を低減可能とする半導体試験装置を提供する。 - 特許庁

To solve such a problem that when memory macro-cells of various kinds incorporated in a semiconductor integrated circuit are tested and a pause test is performed, it takes a long time to perform testing successively.例文帳に追加

半導体集積回路に搭載された多数の様々な種類のメモリマクロセルを検査する場合にポーズテストを行なう時、逐次的に行なうと時間を要してしまう。 - 特許庁

To provide a testing device and a test method of a semiconductor integrated circuit capable of improving operability and convenience of a BOST device, and shortening a test time.例文帳に追加

ＢＯＳＴ装置の操作性、利便性を向上すると共に、試験時間を短縮することができる半導体集積回路の試験装置及び試験方法を提供する。 - 特許庁

To provide a semiconductor testing apparatus device capable of enhancing test efficiency by enabling free allocation of logic pins and test pins, and reducing circuit scale.例文帳に追加

論理ピンとテスタピンとの自由な割り付けを可能にすることで試験効率を高めることができ、また、回路規模を削減することができる半導体試験装置を提供する。 - 特許庁

In this testing system, a semiconductor package 1, having an electrode surface formed by arranging an electrode on one surface and the flat back facing the electrode surface is tested.例文帳に追加

本発明にかかるテストシステムは、一面に電極が配置された電極面を有し、当該電極面に対向する背面が平坦である半導体パッケージ１をテストする。 - 特許庁

The test system for testing a semiconductor package 1, having an electrode face arranged with electrodes over the whole surface, and its opposite back face, is flat.例文帳に追加

本発明にかかるテストシステムは、一面に電極が配置された電極面を有し、電極面に対向する背面が平坦である半導体パッケージ１のテストシステムに関する。 - 特許庁

To provide a semiconductor device which can have its functions tested only by an inexpensive test device without specially using an expensive high- speed digitizer and its testing method.例文帳に追加

高価な高速デジタイザーを別途使用することなく、安価なテスト装置のみで機能テストを行うことができる半導体装置およびそのテスト方法を提供する。 - 特許庁

A test simulate part operates a device test program 112 to be debugged under the operating system of a general computer, and constitutes a pseudo semiconductor testing device.例文帳に追加

テスタシミュレート部は、汎用コンピュータのオペレーティングシステムの下でデバッグ対象となるデバイステストプログラム１１２を動作させ、疑似的に半導体試験装置を構成するものである。 - 特許庁

This threshold value testing circuit provided for a threshold value voltage of an I/O circuit in the semiconductor device is provided with a sampling/holding circuit and a sampling control circuit.例文帳に追加

半導体装置においてＩ／Ｏ回路の閾値電圧の試験用に設けられる閾値試験回路は、サンプル／ホールド回路およびサンプリング制御回路を備えて構成される。 - 特許庁

To provide a semiconductor testing device capable of acquiring tendency of a waveform display required by a user, and a data collection method and a program used in the device.例文帳に追加

ユーザが必要とする波形表示の傾向を知ることができる半導体試験装置、当該装置で用いられるデータ収集方法及びプログラムを提供する。 - 特許庁

To provide an economical semiconductor testing device which can obtain a higher degree of freedom than in conventional techniques and which can easily deal with a device under test (DUT) using an asynchronous signal.例文帳に追加

従来技術よりも高い自由度が得られ、非同期の信号を用いるＤＵＴにも容易に対処することができる経済的な半導体試験装置を提供する。 - 特許庁

To enable the automatic discrimination of externally connected equipment in an IC testing device which tests semiconductor devices by controlling the externally connected equipment.例文帳に追加

外部接続された機器を制御して半導体デバイスの試験を行うＩＣ試験装置において、外部接続された機器を自動的に判別できるようにすることを目的とする。 - 特許庁

This probe card is used for testing of an integrated circuit formed on a semiconductor wafer, and characterized in that it comprises non-oxide cement made ceramic substrate.例文帳に追加

半導体ウエハに形成された集積回路の検査に用いられるプローブカードであって、非酸化物セラミック製のセラミック基板からなることを特徴とするプローブカード。 - 特許庁

To provide a testing method capable of enhancing a through-put of a PBSOA proof level test for a semiconductor element, and capable of reducing a cost for finding a defective element.例文帳に追加

半導体素子のＲＢＳＯＡ耐量試験のスループットを向上し、かつ不良素子の発見のためのコストを低下できる半導体素子の試験方法を提供する。 - 特許庁

The contact pin 1 is mounted to an element-testing apparatus used for testing the electrical characteristics of electronic components, such as a semiconductor device, and a contact part 12a of the contact pin 1 to be brought into contact with electrodes of the electronic parts can be characteristically detached and attached.例文帳に追加

半導体素子等の電子部品の電気的特性試験に用いられる素子試験装置に搭載されたコンタクトピン１であって、前記電子部品の電極に接触させるコンタクトピン１の接触部１２ａが脱着可能であることを特徴とする。 - 特許庁

In this semiconductor testing device 11, a control part 10 forms a pattern file use frequency table in a pattern file use frequency table memory part 18 and determines the use frequencies of pattern files in the process of testing a preset number of semiconductors to be tested.例文帳に追加

半導体試験装置１１において、制御部１０は、パタンファイル使用頻度テーブル記憶部１８に、パタンファイル使用頻度テーブルを作成し、予め設定された個数分の被試験対象の半導体を試験する過程で、パタンファイルの使用頻度を求める。 - 特許庁

To effectively prevent damage of each part, even if a testing object is short-circuited and so on, applying a testing device to a test of a semiconductor element which operates by a high voltage such as a plasma display panel (PDP) driving IC or the like for example.例文帳に追加

本発明は、試験装置に関し、例えばＰＤＰ（プラズマディスプレー）パネルドライブ用ＩＣ等の高電圧で動作する半導体素子の試験装置に適用して、試験対象が短絡した場合等にあっても、各部の損傷を有効に回避することができるようにする。 - 特許庁

To provide a semiconductor device where increase of the number of terminals for testing a memory unit can be suppressed in the semiconductor device composed by integrating a plurality of chips containing at least a memory chip and a logic chip for controlling the memory chip into one package.例文帳に追加

メモリチップと該メモリチップを制御するロジックチップを少なくとも含む複数のチップを１パッケージ化した半導体装置において、メモリ単体検査のための端子数増加を抑制できる半導体装置を提供する。 - 特許庁

To provide low cost semiconductor test equipment and a testing method by using such a semiconductor test equipment which has a storage capacity smaller than related equipment and can test a memory device under test which has a large storage capacity.例文帳に追加

従来よりも小さい記憶容量を有しながら、記憶容量の大きな被試験メモリデバイスを試験することができる低コストの半導体試験装置およびそのような半導体試験装置を用いた試験方法を提供する。 - 特許庁

To provide a semiconductor device testing apparatus capable of conducting highly reliable electrical characteristic tests, having a contact holder for precisely bringing the connecting leads of a semiconductor device into contact with contactors during the electrical characteristic tests.例文帳に追加

電気的特性試験の際、半導体デバイスの接続用リードを接触子に的確に接触させるコンタクト押さえを備え、信頼性の高い電気的特性試験を行うことができる半導体デバイスの試験装置を提供する。 - 特許庁

This test selection circuit 10 is integrated in a semiconductor integrated circuit, and selects one out of a plurality of digital signals appearing in its inside, to be output to an outside via a test output terminal 114, when testing the semiconductor integrated circuit.例文帳に追加

テストセレクト回路１０は、半導体集積回路に集積化され、半導体集積回路のテスト時において、内部に現れる複数のデジタル信号から、ひとつを選択して外部にテスト出力端子１１４を介して出力する。 - 特許庁

The invention relates to the test board locking device for testing a semiconductor chip and more particularly relates to the test board locking device capable of easily mounting/detaching a test board on/from the stiffener in the EDS test process of the semiconductor chip.例文帳に追加

本発明は半導体チップのテストのためのテストボードロッキング装置に係わり、さらに詳細には半導体チップのＥＤＳテスト工程でスチフナ上にテストボードを容易に脱付着させることができるテストボードロッキング装置に関する。 - 特許庁

To provide a maintenance-free and highly-accurate timing calculation circuit of a semiconductor testing device capable of removing deviation of a calibration timing caused by an on-resistance when using a semiconductor relay as a signal selection circuit for timing correction.例文帳に追加

半導体リレーをタイミング校正用信号選択回路に用いた場合のオン抵抗による校正タイミングのずれをなくし、メンテナンスフリーかつ高精度な半導体試験装置のタイミング構成回路を実現することを目的とする。 - 特許庁

DEFECTIVE INFORMATION STORAGE, DEFECTIVE INFORMATION STORAGE PROCESSOR PROVIDED WITH THE SAME, DEFECTIVE INFORMATION STORAGE METHOD, SEMICONDUCTOR DEVICE TESTING APPARATUS PROVIDED WITH DEFECTIVE INFORMATION STORAGE, AND SEMICONDUCTOR DEVICE PROVIDED WITH DEFECTIVE INFORMATION STORAGE例文帳に追加

不良情報格納装置とその装置を備える不良情報蓄積処理装置、不良情報蓄積方法、不良情報格納装置を備える半導体装置試験装置、および不良情報格納装置を備える半導体装置 - 特許庁

During testing, the data read from the semiconductor device is read by the timing determined by the phase number and it is judged whether there is a changing point or not with the timing so that quality of the semiconductor device is evaluated.例文帳に追加

試験中はこの相番号によって一義的に決定されるタイミングで被試験半導体デバイスから読み出されるデータの読取を行い、そのタイミングで変化点の有無を判定し、その判定結果に従ってデバイスの良否を評価する。 - 特許庁

A number of spring probe apparatuses thus configured are provided in a test board and test signals and output signals are exchanged with a semiconductor integrated circuit via the spring probe apparatus, thereby testing the semiconductor integrated circuit.例文帳に追加

このような構成のスプリングプローブ装置をテストボードに多数備え、スプリングプローブ装置を介して半導体集積回路との間で試験信号及び出力信号のやり取りを行い、半導体集積回路の試験を行なう。 - 特許庁

The semiconductor-testing device includes: a test board including a plurality of test pins, where the semiconductor device to be tested is mounted; a test part for testing continuity between the plurality of test pins and a plurality of device pins; and a control part for identifying test pins continuous to the device pins from among the plurality of test pins to allocate test pins connected to the device pins by referring to coordinates of the device pins.例文帳に追加

試験対象の半導体装置が搭載される、複数のテストピンを含むテストボードと、複数のテストピンと複数のデバイスピンとの導通を試験するテスト部と、複数のテストピンのうち、デバイスピンと導通するテストピンを特定し、デバイスピンの座標を参照してデバイスピンに接続するテストピンを割り当てる制御部とを有する。 - 特許庁

To provide a testing circuit and a testing method which have function capable of conducting a contact test or the like of terminals of a semiconductor device mounted on a board at a low cost, and capable of starting with a simple starting sequence without needing exclusive terminals, and preventing an easy start-up in the state of usual application in a semiconductor integrated circuit.例文帳に追加

ボード等に実装された半導体装置の端子のコンタクト試験等を安価に行う機能を備えた試験回路およびその試験方法、および半導体集積回路に関し、専用の端子を必要とせずに簡単な起動シーケンスで起動し、かつ、通常の使用状態では容易に起動しないようにすることを目的とする。 - 特許庁

In this testing method for testing a short circuit in the connecting end 2 of the semiconductor electronic device arranged inside a housing 1 and fixed on the conductor board, the level of each connecting end 2 is set to a level different from that of the adjacent connecting end at least once, and current inflow of the semiconductor electronic device is monitored while the respective connecting ends are set.例文帳に追加

ハウジング１内に配置され，導体板上に固定される半導体電子デバイスの接続端２の短絡を検査する方法であって，−各接続端２のレベルを，少なくとも一度，隣接する接続端と異なるレベルにセットし；かつ−各接続端２のセット間に，半導体電子デバイスの電流流入が監視される。 - 特許庁

This parallel bit test method of the semiconductor memory device comprises a step of writing data in each of many memory cells in the semiconductor memory device, a step of reading the data from each of many memory cells, a step of testing the data from each of many memory cells for a first test mode, and a step of testing the data from each of many memory cells for a second test mode.例文帳に追加

半導体メモリ装置の並列ビットテスト方法は、半導体メモリ装置の多数のメモリセルのそれぞれにデータを書き込む段階と、多数のメモリセルのそれぞれからデータを読み出す段階と、第１のテストモードに多数のメモリセルのそれぞれからのデータをテストする段階と、第２のテストモードに多数のメモリセルのそれぞれからのデータをテストする段階と、を含む。 - 特許庁

To provide manufacturing equipment for a semiconductor device which causes no damages on the semiconductor device during the characteristics testing of the device or the subsequent conveyance thereof even when the device has a reduced size such as a milli-size leadless semiconductor element, and which facilitates reversion of the entire semiconductor device when tape packaging.例文帳に追加

ミリサイズのリードレス半導体素子のような小型化された半導体装置を対象とする場合であっても、その特性テスト時にやその後の搬送時において半導体装置を損傷することがなく、しかも、テープ梱包時において半導体装置全体を容易に反転させることのできる半導体装置の製造装置を提供する。 - 特許庁

To provide wiring for connecting a semiconductor integrated circuit and an external circuit through a socket, and to provide an inspection device of the semiconductor integrated circuit for inspecting the connected state between the external connection terminals of the semiconductor integrated circuit connected to the external circuit in the inspection device of the semiconductor integrated device for executing the testing of an entire system including the external circuit.例文帳に追加

外部回路を含めたシステム全体のテストを実施する半導体集積回路の検査装置であって、ソケットを通して半導体集積回路と外部回路とを接続する配線と外部回路に接続される半導体集積回路の外部接続端子間の接続状態を検査できる半導体集積回路の検査装置を提供する。 - 特許庁

The semiconductor testing apparatus for testing an LCD driver comprises a memory map for previously designating an address for storing the data at each output pin and step voltage of the LCD driver to store the data in the address corresponding to the memory map irrespective of the capturing order of the pins and the steps of the test data.例文帳に追加

ＬＣＤドライバを試験する半導体試験装置において、ＬＣＤドライバの出力ピンとステップ電圧毎にデータを格納するアドレスの番地をあらかじめ指定したメモリマップを設け、試験データのピンとステップの取り込み順に関係無く、該メモリマップの対応するアドレスの番地に格納する。 - 特許庁

To provide a semiconductor testing device having a voltage impression current measuring function shortening a testing time by preventing lowering of a response rate while maintaining the minimum phase margin even if a bypass capacitor having any capacitance value is connected to a power source pin of a device to be measured.例文帳に追加

被測定デバイスの電源ピンにバイパスコンデンサとしてどのような容量値のものが接続されたとしても、最低限の位相余裕を確保しつつ応答速度の低下を防止し、テスト時間を短縮することができる電圧印加電流測定機能を備えた半導体試験装置を提供する。 - 特許庁

In the testing method of the semiconductor integrated circuit for detecting a short between pins of the semiconductor integrated circuit having a plurality of pins, the IC tester or the semiconductor integrated circuit generates a pulse or step signal in a desired pin of the semiconductor integrated circuit, and the IC tester determines a short between pins based on the waveform from the pin of the semiconductor integrated circuit adjacent to the desired pin.例文帳に追加

本発明は、複数のピンを有する半導体集積回路のピン間ショートを検出する半導体集積回路の試験方法において、ＩＣテスタまたは半導体集積回路が、半導体集積回路の所望ピンにパルスまたはステップ信号を発生し、ＩＣテスタが、所望ピンに隣接する半導体集積回路のピンからの波形によりピン間ショートの判定を行うことを特徴とするものである。 - 特許庁

To provide an interface circuit capable of reducing its manufacturing cost and accurately performing functional test and debugging by reducing the number of input terminals from the exterior of a miniaturized semiconductor device, and provide a testing method and a debugging method using the same for the semiconductor device.例文帳に追加

小型化された半導体装置外部からの入力端子数を少なくし製造コストを抑制、かつ、機能テスト、デバッグを的確に行うことができるインターフェース回路及びそれを用いた半導体装置のテスト方法とデバッグ方法を提供する。 - 特許庁

A probe head for testing the properties of a semiconductor device (10) under test includes a dielectric film (24) supporting at least one semiconductor device (10) under test with a support frame (26) tautly supporting the dielectric film (24).例文帳に追加

テストを受ける半導体装置（１０）の特性をテストするためのプローブヘッドがテストを受ける少なくとも一つの半導体装置（１０）を支持する誘電体フィルム（２４）を含み、この誘電体フィルム（２４）を支持フレーム（２６）がぴんと張って支持する。 - 特許庁

To obtain a test equipment for testing the characteristics of each chip by touching probes to the opposite sides of a semiconductor wafer in which the probe can be touched to various semiconductor wafer with an appropriate pressing force.例文帳に追加

本発明は、試験装置に関し、特に半導体ウエハの両面よりプローブを接触させて各チップの特性を試験する試験装置に適用して、種々の半導体ウエハに対して、適切な押圧力によりプローブを接触させることができるようにする。 - 特許庁

To execute an improved test with higher precision at higher speed, concerning a testing device of a semiconductor integrated circuit including an A/D conversion circuit or a D/A conversion circuit and a test method of the semiconductor integrated circuit using the device.例文帳に追加

Ａ／Ｄ変換回路またはＤ／Ａ変換回路を含んだ半導体集積回路の試験装置およびこれを用いた半導体集積回路の試験方法において、試験を、より高精度、より高速度で実行できるよう、改良する。 - 特許庁

Each of the semiconductor chips 10 has: an internal circuit 11; a plurality of electrode pads connected to a terminal for inputting and outputting an external device; and testing wirings for connecting this internal circuit 11 to the electrode pads of the other semiconductor chips.例文帳に追加

そして、各半導体チップ１０は、内部回路１１と、外部との入出力を行う端子に接続される複数の電極パットと、この内部回路１１と他の半導体チップの電極パットとを接続するテスト用配線とを有することとした。 - 特許庁

To provide a method and a device which enables testing of each semiconductor LSI chip, as it is, in a state of a lamination, e.g. system verification as to presence or absence of an internal fault of the chip, a connection fault between chips, etc., with respect to a laminated LSI chip formed by laminating a plurality of semiconductor LSI chips.例文帳に追加

半導体LSIチップを複数積層した積層LSIチップに対して、積層状態のまま各チップのテスト、例えばチップ内部不良やチップ間接続不良の有無などのシステム検査を行うことのできる方法および装置を提供する。 - 特許庁

On a substrate for testing, a clock signal corresponding to an actual operation of the semiconductor device is supplied, and a test program for conducting a performance test on the first memory circuit is written from a tester to the second memory circuit of the second semiconductor device.例文帳に追加

試験用基板上において、上記半導体装置の実動作に相当したクロック信号を供給し、テスト装置から上記第２半導体装置の第２メモリ回路に上記第１メモリ回路の動作試験を行うテストプログラムを書き込む。 - 特許庁

To provide a method and device for testing a semiconductor device capable of evaluating an exact interface state density and its energy distribution of the semiconductor device having an insulating film permitting the tunnel current to easily flow.例文帳に追加

トンネル電流が流れやすい絶縁膜を有する半導体装置について正確な界面準位密度及びそのエネルギー分布を評価することを可能とする半導体装置の試験方法及び試験装置を提供することを提供する。 - 特許庁

To obtain a heat spreader but that it can be removed from a wiring board when a defect is found after testing repairing of the wiring board or an electronic component mounted thereon, e.g. a semiconductor element, can be carried out.例文帳に追加

試験後に不良が発見されても配線基板から取り外しでき、配線基板やそこに実装された半導体素子等の電子部品の改修作業が行えるようにする。 - 特許庁