「serial parallel」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

The transmission device includes an encoder, a pulse generator 30, a transmission controller 40, a parallel-serial converter 50, and an antenna 90, and the pulse generator has a first pulse train generator 31, a second pulse train generator 32, ..., and an n-th pulse train generator 33.例文帳に追加

本発明の送信装置は、符号器２０、パルス発生器３０、送信制御器４０、並列直列変換器５０、及び、アンテナ９０を備え、パルス発生器３０は、第１パルス列発生器３１、第２パルス列発生器３２・・・、第ｎパルス列発生器３３を有する。 - 特許庁

Linear combination elements (exclusive OR gates for instance) XOR0-XOR7 are selectively positioned so as to combine the contents of the various delay elements of a parallel structure, the result is fed back to the other delay elements and the same output as a serial structure is generated.例文帳に追加

線形組合せ素子（例えばＸＯＲゲート）ＸＯＲ_0−ＸＯＲ_7が、並列構造の種々の遅延素子の内容を組合わせるように選択的に位置ぎめされ、その結果を他の遅延素子にフィードバックして、直列構造と同一の出力を発生する。 - 特許庁

An optical signal sent from an optical fiber 1 is converted to a serial electric signal by an optic/electric(O/E) converter 2 and converted to a parallel signal by an S/P converter 3, K-fold up sampling is performed by an up sampler 4, and a signal component is extracted from a BPF 5.例文帳に追加

光ファイバ１から送られてくる光信号を光−電気（Ｏ／Ｅ）変換器２によりシリアルな電気信号に変換し、Ｓ／Ｐ変換器３でパラレル信号に変換して、アップサンプラ４でＫ倍のアップサンプリングを行い、ＢＰＦ５から信号成分が取り出される。 - 特許庁

The ONU100 is provided with: an electro-optical conversion part 110 having an optical input/output terminal to be connected with a center side optical fiber 40; an ONU function part 120; a serial/parallel conversion part 130; and an interface module 140 for connecting an external node.例文帳に追加

ＯＮＵ１００は、センタ側の光ファイバ４０と接続するための光入出力端を有する電気／光変換部１１０と、ＯＮＵ機能部１２０と、シリアル／パラレル変換部１３０と、外部ノードを接続するためのインタフェースモジュール１４０とを備えている。 - 特許庁

In this display device, a current source circuit is constituted of a plurality of transistors and when a setting operation to the current source circuit is performed, the plurality of transistors are made to be in a parallel connection state and when the light emitting element is made to emit light, the plurality of transistors are made to be in a serial connection state.例文帳に追加

電流源回路を複数のトランジスタにより構成し、電流源回路への設定動作を行うときには複数のトランジスタを並列接続状態とし、発光素子を発光させるときには複数のトランジスタを直列接続状態とする。 - 特許庁

To provide a signal multiplexing circuit (parallel/serial conversion circuit) which multiplexes, in time division manner, N pieces of low speed signals into a single high speed signal, in which, especially, a high speed clock is not used at a final stage of the multiplexing circuit to abolish timing constraint.例文帳に追加

Ｎ本の低速信号を１本の高速信号に時分割多重化する信号多重化回路に関し、特に、多重化回路の最終段で高速クロックを使わないことでタイミング制約を無くした信号多重化回路（パラレル／シリアル変換回路）を提供する。 - 特許庁

This refrigerating cycle system 10A includes two compressors 20A, 20B, and can select an operation mode from serial operations, parallel operations, and individual operations of either of these operations of the compressors 20A, 20B by switching valves 70A, 70B and 70C.例文帳に追加

冷凍サイクルシステム１０Ａに、２台の圧縮機２０Ａ、２０Ｂを備える構成とし、バルブ７０Ａ、７０Ｂ、７０Ｃを切り替えることで、圧縮機２０Ａ、２０Ｂの直列運転、並列運転、いずれか一方の単独運転のいずれかの運転モードを選択できるようにした。 - 特許庁

The charging and discharging system comprises: a charging and discharging circuit 51 that charges and discharges multiple secondary batteries; switch circuits 53 and 54 that change a connection state of the multiple second batteries to a serial connection or a parallel connection; and a control circuit 55 that controls the charging and discharging circuit 51 and the switch circuits 53 and 54.例文帳に追加

複数の２次電池を充放電する充放電回路５１と、複数の２次電池セルの接続状態を直列又は並列に変更するスイッチ回路５３，５４と、充放電回路５１及びスイッチ回路５３，５４を制御する制御回路５５を備える。 - 特許庁

The ATA/STA combined controller is provided that comprises a control unit (300-330) for controlling data transfer to and/or from an ATA compliant parallel storage device (135, 140) and a control unit (335, 340) for controlling data transfer to and/or from an SATA compliant serial storage device (220, 225).例文帳に追加

制御装置は、ＡＴＡ準拠のパラレル記憶装置（１３５，１４０）との間のデータ転送を制御する制御ユニット（３００−３３０）と、ＳＡＴＡ準拠のシリアル記憶装置（２２０，２２５）との間のデータ転送を制御する制御ユニット（３３５，３４０）とを備える。 - 特許庁

By appropriately switching the mounding modes of the component between the serial mounting mode and parallel mounting mode, the component is mounted on the substrate in the suitable mounting mode in response to the operational state of the external device, and thus the cycle time can be shortened.例文帳に追加

このように、シリアル実装モードとパラレル実装モードとの間で部品の実装モードを適宜切り換えることで、外部装置の稼動状況に応じた適切な実装モードで基板に部品実装を行なうことができるため、タクトタイムの短縮を図ることが可能となる。 - 特許庁

The apparatus controls switches 21-32 for switching the electrical connection states of battery modules 11-15 between a serial connection and parallel connection, and thereby power is supplied to motor generators 2, 5 at different voltages V100, V200 from power lines 101, 102.例文帳に追加

バッテリモジュール１１〜１５の電気的な接続状態を直列接続、並列接続に切り替えるスイッチ２１〜３２を制御することで、電力ライン１０１，１０２から異なる電圧Ｖ１００、Ｖ２００によって、モータジェネレータ２、５に電力供給することができる。 - 特許庁

To provide a stacked film capacitor capable of improving the degree of freedom of setting capacitance and of easily implementing a parallel or serial connection work of a plurality of capacitor elements by forming those capacitor elements in a capacitor element.例文帳に追加

コンデンサ素子内に複数のコンデンサ要素を形成することにより、容量の設定自由度を向上することが可能であり、またこれらコンデンサ要素の並列、あるいは直列接続作業を容易に行うことができる積層形フィルムコンデンサを提供する。 - 特許庁

Two serial and plural parallel connected capacitors are arranged in two rows, the capacitor connected to a positive electrode conductor and the capacitor connected to a negative electrode conductor are arranged in at least one row or the same row, and inductance is reduced without complicating conductor shape.例文帳に追加

２直列、複数個並列接続されたコンデンサを２列に並べて、正極導体と接続するコンデンサと負極導体に接続するコンデンサとを少なくとも１個以上は同じ列に配置することによって、導体形状を複雑にしないでインダクタンスを低減する。 - 特許庁

The repeater receives signals respectively output from the vehicle travel management devices, samples the signals by weighting based on respective communication speeds of the signals and performs parallel-serial conversion of the plurality of signals into a signal to be output to one signal line.例文帳に追加

そして、中継装置が、車両通行管理機器それぞれの出力した信号を受信し、信号のそれぞれの通信速度に基づく重み付けにより、信号をサンプリングしてそれら複数の信号を一つの信号線へ出力する信号へとパラレルシリアル変換する。 - 特許庁

Cross-width weighting is applied to the IDT electrodes 30 of the serial arm resonators S2a, S2b, S3c with the capacitors C1, C2 connected in parallel thereto to form a plurality of maximum points maximizing the cross width in the elastic wave propagation direction.例文帳に追加

キャパシタＣ１、Ｃ２が並列に接続されている直列腕共振子Ｓ２ａ、Ｓ２ｂ、Ｓ３ｃのＩＤＴ電極３０には、弾性波伝搬方向において、交叉幅が極大となる極大点が複数形成されるように交叉幅重み付けが施されている。 - 特許庁

The series process part 160 calls the operation part 180 of the series compression function to calculate the hash value H on the basis of the plurality of compressed bit sequence h_i formed by the parallel process part 130 and a serial hash key K_2 input by the hash key input part 120.例文帳に追加

直列処理部１６０は、並列処理部１３０が生成した複数の圧縮ビット列ｈ_ｉと、ハッシュ鍵入力部１２０が入力した直列ハッシュ鍵Ｋ_２とに基づいて、直列圧縮関数演算部１８０を呼び出して、ハッシュ値Ｈを算出する。 - 特許庁

An OFDM transmission apparatus performs OFDM (Orthogonal Frequency Division Multiplexing) processing on transmission data, transmits the data, and has an interleave section for randomizing the transmission data based on a random number generated using a predetermined random number generation technique on a pre-stage of serial/parallel conversion for carrier modulation.例文帳に追加

ＯＦＤＭ送信装置は、送信データをＯＦＤＭ（Orthogonal Frequency Division Multiplexing）処理して送信し、キャリア変調するためにシリアル／パラレル変換する前段階で、所定の乱数発生手法を用いて発生した乱数に基づいて送信データをランダム化するインタリーブ部を具備する。 - 特許庁

A data output circuit includes a data generating circuit for generating output data and a serial output circuit which accepts an address to the data generating circuit, holds parallel data inputted while the address is being accepted, and outputs serially the output data generated by the data generating circuit and the held parallel data in response to an output instruction signal instructing output of data.例文帳に追加

出力データを生成するデータ生成回路と、データ生成回路に対するアドレスを受け付け、アドレスを受け付けている期間に入力されるパラレルデータを保持し、データの出力を指示する出力指示信号に応じて、データ生成回路によって生成される出力データと、保持されたパラレルデータとを、シリアルで出力するシリアル出力回路と、 を備えるデータ出力回路を構成する。 - 特許庁

In the filter circuit comprising series elements 2 and parallel elements 114 and 15 for passing signals within a particular frequency range and attenuating signals outside the particular frequency range on the other hand, the series elements are constituted by using series elements (resonant elements) 2 having anti-resonant characteristics and the parallel elements are constituted by using the serial circuit of an inductor L114 and a capacitor C115.例文帳に追加

直列要素２と並列要素１１４，１５から構成され、特定の周波数範囲内の信号を通過させる一方、特定の周波数範囲外の信号を減衰させるフィルタ回路において、反共振特性を有する直列要素（共振素子）２を用いて直列要素を構成し、インダクタＬ１１４とコンデンサＣ１１５の直列回路を用いて並列要素を構成した。 - 特許庁

The elastic wave filter is characterized in that a ladder circuit is configured by connecting a plurality of elastic wave resonators in parallel and in series with each other on a piezoelectric substrate, each signal side terminal of the elastic wave resonators is connected to at least one serial arm of the ladder circuit and ground side terminals of a plurality of the elastic wave resonators are respectively connected to those of different parallel arms.例文帳に追加

圧電基板上に弾性波共振子の複数を直列及び並列に接続して梯子型回路を構成して成るとともに、梯子型回路の少なくとも１本の直列腕に複数の弾性波共振子の各信号側端子を接続し、且つこれら複数の弾性波共振子の接地側端子を異なる並列腕のそれぞれに接続したことを特徴とする。 - 特許庁

The reference frequency is divided, a phase for dividing the period of a frequency divided output equally is selected and outputted, a modulation pixel period for selecting the phase and outputting parallel pixel data depending on its output edge is set at the quantity of phase for the minimum pixel interval, and then the parallel data is converted into serial data depending on the minimum quantity of phase from the output edge.例文帳に追加

基準周波数を分周し、分周出力に対しその周期を等分割した位相を選択して出力し、その出力エッジに応じて位相選択及びパラレル画素データを出力する変調画素周期は最小画素間隔における位相量に設定し、前記出力エッジからの前記最小位相量に応じてパラレルデータをシリアルデータ変換する。 - 特許庁

Eight-bit data set with dip switches are repeated in the form of a serial signal by the INMARSAT satellite from an HSD model and the INMARSAT communication control unit and sent to a shore station which provides transfer service and the data transferred from it are converted into a parallel signal to make 8 LEDs illuminate.例文帳に追加

ディップスイッチで設定した８ビットのデータをシリアル信号にしてＨＳＤモデムおよびインマルサット通信制御ユニットよりインマルサット衛星を中継して、転送サービスを行う海岸局へ送信し、そこから転送されてきたデータをパラレル信号にして８個のＬＥＤを点灯させる。 - 特許庁

the image data stored in the frame memory 2 are outputted to the DAC 3 without being parallel-serial converted, and each total number of the DACs 3 and the buffer circuits 4 in the driving circuit to be used at the time of driving the liquid crystal display device 6 is less than the number of data bus lines 13, respectively.例文帳に追加

フレームメモリ２に記憶された画像データは、パラレル−シリアル変換されること無くＤＡＣ３に出力され、且つ、液晶表示装置６を駆動する際に使用される駆動回路内のＤＡＣ３及びバッファ回路４の各総数が夫々データバスライン１３の本数よりも少ない。 - 特許庁

When the number of times of shifting is not greater than a predetermined set value, the frequency detection circuit 5 outputs a signal for making a resetting operation to a resetting signal input terminal NR belonging to a 1: 7 serial-parallel conversion circuit 2 of a data processing part 100 to control the output of received data.例文帳に追加

そして、その遷移回数が予め定めた設定値以下のときには、周波数検知回路５からデータ処理部１００の１：７シリアル−パラレル変換回路２の有するリセット信号入力端子ＮＲにリセット動作をさせる信号を出力し、受信データの出力を規制する。 - 特許庁

To reduce an installation space by allowing the transmission/reception of serial signals and parallel signals to/from a pair of space optical transmission devices at the same time to require one system for signal transmission in spite of requiring two systems so far and to reduce cost with transmission in a pair.例文帳に追加

二系統必要であった信号伝送を一系統で行えるよう一対の空間光伝送装置に、シリアル信号とパラレル信号を同時に送受信出来るようにして、設置スペースをより小さくし、且つ１対で伝送することによるコスト削減を目的とする。 - 特許庁

Six semiconductor laser modules 21 in total are arranged in a fiber type optical amplifier 31, with three modules connected in serial and two modules connected in parallel, wherein each module includes a semiconductor laser element which has a multimode interference wave guiding path and can provide an optical output of 300 mW or higher with a drive voltage of 1.5 V or less.例文帳に追加

ファイバー型光増幅器３１内に、多モード干渉導波路を有し１．５Ｖ以下の駆動電圧で３００ｍＷ以上の光出力が可能な半導体レーザー素子を含む半導体レーザーモジュール２１が、直列に３つ並列に２列、合計６つ配列されている。 - 特許庁

To provide a rewiring method and a terminal used for the method, for easily changing a parallel system using a large number of wires to connect a controller to a plurality of devices to be controlled, to a serial system using a few wires, at a low cost.例文帳に追加

制御装置と複数の被制御装置とを接続するために多数の配線を使用するパラレル方式が採用されたシステムを、少数の配線を使用するシリアル方式に容易に低コストで変更できる、配線の再構築方法及びその方法に使用するターミナルを提供する。 - 特許庁

Thus, in the communication method, a more optimal communication method is selected by combining serial and parallel communication as needed, and in the transferring operations of the robot system, the cycle time can be shortened while an increase in command quantity is being accommodated, thus attaining high productivity.例文帳に追加

このように、通信方法において、シリアル通信とパラレル通信とを適宜組み合わせることで、より最適な通信方法とすることができ、ロボットシステムの搬送作業において、命令量の拡大に対応しつつ、タクトタイムを短縮させることができ、そのため、生産性の向上にも繋がることとなる。 - 特許庁

A scheduler executed at one of logical nodes in a rectangular region allocates a task processing program for processing tasks to other logical nodes in the rectangular region on the basis of the parallel degree or serial degree of tasks constituting the job of a service request corresponding to the rectangular region.例文帳に追加

方形領域内のいずれかの論理ノードにおいて実行されるスケジューラは、該方形領域に対応するサービス要求のジョブを構成するタスクの並列度および直列度に基づいて、方形領域内の他の論理ノードにタスクを処理するためのタスク処理プログラムを割り当てる。 - 特許庁

A requantization section 244 decides a demodulation value corresponding to a reception signal point decided from a digital value supplied from the octal identifiers 241, 242, based on a requantization table obtained by learning stored in a statistics processing section 243 for supplying to a parallel/serial converter 99.例文帳に追加

再量子化部２４４は、８値識別器２４１および２４２から供給されるデジタル値から決定される受信信号点に対応する復調値を、統計処理部２４３に記憶されている学習により求められた再量子化テーブルに基づいて決定し、パラシリ変換器９９に供給する。 - 特許庁

A transmitter 221 applies serial-parallel conversion to transmission signals, respectively performs spectrum spread of the transmission signals by using the cyclic expansion diffusion code, adds results obtained by using different diffusion signals, modulates added results with a different frequency by using inverse Fourier transform, etc., and outputs the results.例文帳に追加

送信装置２２１は、伝送信号をシリアルパラレル変換し、そのそれぞれを巡回拡張拡散符号を用いてスペクトラム拡散し、異なる拡散符号を用いた結果を加算し、加算した結果を逆フーリエ変換などを用いて異なる周波数で変調し、送信する。 - 特許庁

To solve the problem that a plurality of PLL circuits, serial-parallel conversion circuits and latch circuits of different frequencies are required in transmitter and receiver sides for serially transmitting/receiving row data signals different in frequency from column data signals based on clock signals generated from different PLL circuits.例文帳に追加

列側データ信号と周波数の異なる行側データ信号を異なるＰＬＬ回路から生成したクロック信号でシリアル送受信するために、周波数の異なるＰＬＬ回路、直列−並列変換回路、及びラッチ回路を送受信側で複数個使用しなければならない。 - 特許庁

An SP conversion section 4s applies serial-parallel conversion to data of contents read from a storage section 1s of the video server 10s at a transmitter side by number of channels n according to a setting condition of an input setting section 3s, and a transmission section 5s (#1 to #n) transmits the converted data to the video server 10r of a receiver side.例文帳に追加

送信側のビデオサーバ１０ｓの記憶部１ｓから読み出したコンテンツのデータを、ＳＰ変換部４ｓが入力設定部３ｓの設定条件に従ったチャネル数ｎでのシリアル・パラレル変換を行い、送信部５ｓ（＃１〜＃ｎ）から受信側のビデオサーバ１０ｒへ送信する。 - 特許庁

Then the conversion control means 34 allows each of the color conversion means 32a-32d to conduct parallel processing or any of the color conversion means 32a-32d to conduct serial processing selectively for the conversion of the color separate signal into the coloring material signal.例文帳に追加

そして、前記変換制御手段３４は、前記色分解信号を前記色材信号に変換するのにあたって、各色変換手段３２ａ〜３２ｄによる並列処理と、前記複数の色変換手段３２ａ〜３２ｄのいずれか一つによる直列処理とを、選択的に行わせるようにする。 - 特許庁

When the internal signal output from each functional circuit 11 inside the integrated circuit 10 is output to an external device 20 and monitored, a monitor selecting section 12 selects the internal signal to be monitored, converts it from a parallel signal into a serial signal, and outputs a monitor signal.例文帳に追加

集積回路１０内部の各機能回路部１１から出力される内部信号を外部装置２０に出力してモニタする際、モニタ選択部１２によりモニタ対象の内部信号を選択し、パラレル信号からシリアル信号に変換してモニタ信号を出力する。 - 特許庁

In the clock changing circuit, odd-numbered and even-numbered routes are alternatively and selectively controlled to be subjected to parallel/serial conversion with a one multiplied definer signal (×)DEF synchronized with a two multiplied clock CLK (×2) to securely change a one multiplied clock CLK (×1) of two routes to a two multiplied clock (×2) of one route.例文帳に追加

２逓倍クロックＣＬＫ（×２）に同期した１逓倍のデファイナ信号（×１）ＤＥＦで、奇数番号ルートと偶数番号ルートとが交互に選択制御されてパラレル／シリアル変換され、２ルートの１逓倍クロックＣＬＫ（×１）から１ルートの２逓倍クロック（×２）に確実に乗換えられる。 - 特許庁

The game machine is provided with a main control board 1 and a sub-control board 2, and respective boards to be controlled by the sub-control board, the main control board and the sub-control board are connected by parallel wiring 4A, and the sub-control board and each of the boards are connected by bidirectional serial wiring 5.例文帳に追加

遊技機は、主制御基板１と副制御基板２と、副制御基板の制御を受ける各基板とを備え、主制御基板と副制御基板との間をパラレル配線４Ａで接続し、副制御基板と各基板との間を双方向シリアル配線５で接続する。 - 特許庁

The CRC arithmetic circuit is constituted having a logic circuit that calculates a CRC code from transmission data through parallel processing based upon a predetermined arithmetic expression derived by analyzing an arithmetic step of calculating the CRC code from the transmission data through serial processing.例文帳に追加

本発明に係るＣＲＣ演算回路は、伝送データからシリアル処理でＣＲＣ符号を算出する演算過程を解析して導き出される所定の演算式に基づいて、前記伝送データからパラレル処理で前記ＣＲＣ符号を算出する論理回路を有して成る構成とされている。 - 特許庁

The watchdog timer circuit 38 inputs one of parallel signals from a serial/ paralle converting circuit 33 as a kick signal 37, and decides that some abnormality occurs to a controller main body 10 and outputs a driver enable signal 39 if the kick signal 37 is not inputted any more.例文帳に追加

ウオッチドッグタイマ回路３８は、シリアル／パラレル変換回路３３からのパラレル信号のうちの１つの信号をキック信号３７として入力し、キック信号３７が入力されなくなるとコントローラ本体１０に何らかの異常が発生したと判定してドライバイネーブル信号３９を出力する。 - 特許庁

In a plate main body 1 formed into a long rectangular shape by a synthetic resin in the horizontal direction, a plurality of bored holes 2 longer than are wide are set in parallel and serial numbers 3 corresponding to the respective bored holes 2 are displayed near the respective bored holes 2 are displayed.例文帳に追加

合成樹脂にて横方向に長い矩形形状に成形したプレート本体１には、複数個の縦長のくり抜き穴２を横方向に並列に設けるとともにこの各くり抜き穴２の近傍にはこの各くり抜き穴２に対応する通し番号３を表示する。 - 特許庁

Parallel input signals DINPs are inputted and stored in registers R1-R4, respectively, output terminals Q1-Q4 of the respective registers R1-R4 are selected by a selector S1 corresponding to a counted value CNTOUT of a 2-bit counter CNT1, and a serial output signal DOUTS is produced.例文帳に追加

パラレルの入力信号ＤＩＮＰをそれぞれレジスタＲ１〜Ｒ４に入力して記憶保持させ、各レジスタＲ１〜Ｒ４の出力端子Ｑ１〜Ｑ４を、２ビットカウンタＣＮＴ１のカウント値ＣＮＴＯＵＴに対応してセレクタＳ１でセレクトさせ、シリアルの出力信号ＤＯＵＴＳを作製する。 - 特許庁

The booster circuit 11 incorporated in the power source circuit 10 of the liquid crystal drive device switches capacitors C1-Ck in serial or parallel, and outputs a first voltage VLCD1 obtained by boosting a low voltage VDD by n-times and a second voltage VLCD2 taken out from the middle tap of the capacitors.例文帳に追加

液晶駆動装置の電源回路１０に内蔵される昇圧回路１１は、キャパシタＣ１〜Ｃｋを直並列に切り替えて、低電圧ＶＤＤをｎ倍に昇圧した第１の電圧ＶＬＣＤ１と、キャパシタの中間タップから取り出される第２の電圧ＶＬＣＤ２とを出力する。 - 特許庁

A plurality of the light emitting units 1 are formed by electrically isolating a semiconductor laminate 17 laminated on the substrate 1 in a way of forming a light emitting layer into a plurality of divisions, and a plurality of the light emitting units 1 are respectively connected in serial and in parallel by a wire film 3.例文帳に追加

基板１上に発光層を形成するように積層された半導体積層部１７が複数個に電気的に分離されることにより、複数個の発光部１が形成され、この複数個の発光部１が、配線膜３によりそれぞれ直並列に接続されている。 - 特許庁

Otherwise, the current data reduction circuit is an electronic circuit including a driving element equipped with a plurality of transistors, and is characterized by converting the plurality of transistors into parallel connected state when inputting a current and by converting the plurality of transistors into serial connected state when outputting a current.例文帳に追加

あるいは本発明の電流データ縮減回路は、複数のトランジスタを備えた駆動用素子を有する電子回路であって、電流入力時には該複数のトランジスタは並列接続状態となり、電流出力時には該複数のトランジスタは直列接続状態となることを特徴とする。 - 特許庁

The receiver part is provided with a word alignment step or a byte alignment step (321), a deskew step (322), a rate compensation step or a rate matching step (323), an embedded protocol decoder step (324), a byte serial-parallel converter step (325), a byte rearrangement step (326), and a phase compensation step (327) at least.例文帳に追加

受信器部は、ワードアライメント段またはバイトアライメント段（３２１）と、デスキュー段（３２２）と、レート補償段またはレート整合段（３２３）と、埋め込みプロトコルデコーダ段（３２４）と、バイト直並列変換器段（３２５）と、バイト並び替え段（３２６）と、位相補償段（３２７）とを少なくとも含む。 - 特許庁