「serial parallel」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

To provide a solar cell panel easily effecting various works such as the change of serial or parallel connection of solar cell modules, individual confirmation of the output of the solar cell modules, the exchange of the solar cell modules.例文帳に追加

太陽電池モジュールの直並列接続の変更、個別の太陽電池モジュールの出力確認、太陽電池モジュールの取り替えなどの各種作業を容易に行なうことができる太陽電池パネルを提供する。 - 特許庁

To provide a parallel/serial conversion device for performing high level signal transmission while reducing the number of signal lines.例文帳に追加

本発明は、信号線の数を削減しつつ、高度な信号伝達を行うパラレル−シリアル変換装置、パラレル−シリアル変換システム、パラレル−シリアル変換制御方法、パラレル−シリアル変換制御プログラム及び記録媒体に関する。 - 特許庁

A shift register 4 starts its operation by the load signal 9 and converts the parallel signal 8 into a time-sequential serial signal 12 in each period of the clocks 7 during the input of the enable signal 10.例文帳に追加

シフトレジスタ４は、ロード信号９により、動作を開始し、イネーブル信号１０が入力される期間、パラレル信号８を、パラレル／シリアル変換用クロック７の１周期毎に時系列なシリアル信号１２に変換する。 - 特許庁

A protocol conversion module 50 communicates with a first functional module by parallel data transfer and with a second functional module by serial data transfer to relay data exchange between the first and second functional modules.例文帳に追加

プロトコル変換モジュール５０は、パラレルデータ転送によって第１機能モジュールと、シリアルデータ転送によって第２機能モジュールとそれぞれ交信し、第１、第２両機能モジュール相互間のデータ交換を中継する。 - 特許庁

Moreover, when it determines that the serial communication is not performed normally, it controls the drive of the electric motor 3, based on a motor command value sent by the parallel communication line Lc2.例文帳に追加

また、シリアル通信が正常に行われていないと判断したときには第２のＭＰＵ２２はパラレル通信ラインＬｃ２により送られてきたモータ指令値に基づいて電動モータ３を駆動制御するようにした。 - 特許庁

The write control part 104 performs serial/parallel-conversion of the image data from the ASIC 112 into a mode corresponding to the beam number of the multibeam, and outputs the converted image data to the optical writer of a plotter 102.例文帳に追加

その書き込み制御部１０４は、ＡＳＩＣ１１２からの画像データをマルチビームのビーム数に対応する形式にシリパラ変換し、その変換した画像データをプロッタ１０２の光書込装置へ出力する。 - 特許庁

When it is decided that the data transfer mode is a high-speed first transfer mode, the clock generation part 38 omits reduction control of a frequency of the operation clock of the parallel data processing part 34 and the serial data processing part 32.例文帳に追加

クロック生成部３８は、データ転送モードが高速な第１の転送モードであると判断されたとき、シリアルデータ処理部３２及びパラレルデータ処理部３４の動作クロックの周波数の低減制御を省略する。 - 特許庁

By using an asynchronus logic without another required high frequency clock system, a high-speed serial synchronous processing can be parallel from the side of a slow synchronous system in the slow synchronous system to it.例文帳に追加

このように、高速直列同期処理は、必要とされる他の高周波クロックシステムなしに、非同期ロジックを使用することによってそれに対して遅い同期システムにおける遅い同期システムの面から並列にできる。 - 特許庁

The output signal of the second logic circuit part 503 is provided as a clock signal to the device, and a parallel/serial converted data signal is output to the device by using only the D0 terminal based on the clock signal.例文帳に追加

第２の論理回路部５０３の出力信号をデバイスへのクロック信号として提供し、当該クロック信号に基づき、Ｄ０端子のみを用いてパラレル／シリアル変換されたデータ信号をデバイスに出力する。 - 特許庁

Moreover, the device is provided with the serial connection of a pre-compensator 107 with a non-linear amplifier 106 on the first parallel amplifying branch, and the pre-compensator compensates the non-linearity of the non-linear amplifier.例文帳に追加

更に、該装置は、該第１並列増幅枝路に前置補償器（１０７）と非線形増幅器（１０６）との直列接続を有し、前記前置補償器は前記非線形増幅器の非線形性を補償するようになっている。 - 特許庁

To provide a wired driving device capable of realizing driving control over a load while a controller has the same circuit constitution irrelevantly to which of serial constitution and parallel constitution a remote control unit connected to the controller by wire has.例文帳に追加

コントローラに有線接続するリモコン装置がシリアル構成であるかパラレル構成であるかに関係なく、前記コントローラを同一の回路構成として負荷の駆動制御を実現できる有線駆動装置を提供する。 - 特許庁

To prevent a malfunction on comparison action in upper bit/lower bit conversion and to reduce the current consumption without additionally installing a comparator with high accuracy for a lower bit in a serial-parallel A/D converter.例文帳に追加

直並列型Ａ／Ｄ変換器において、高精度な下位ビット用の比較器を増設することなく、上位ビツトと下位ビツト変換における比較動作上の誤動作を防止し、消費電流を低減すること。 - 特許庁

The excitation circuit of the switch unit 7SW and the excitation resistance 8R and the contact circuit and the contact resistance 9R are alternately connected in series by an amount equal to the number of serial connections of a capacitor, and this series circuit is connected in parallel to the capacitor.例文帳に追加

スイッチユニット７ＳＷの励磁回路と励磁抵抗８Ｒ、接点回路と接点抵抗９Ｒをコンデンサの直列数分交互に直列接続し、この直列回路をコンデンサと並列に接続する。 - 特許庁

The S/P conversion circuit is provided with: the elastic store 1 for processing received serial data in response to a phase of an internal clock and providing an output of data at a slowed-down operating speed; and S/P conversion circuits 2a to 2d for converting the data from the elastic store 1 into parallel data.例文帳に追加

シリアルデータを内部のクロック位相に乗せ換え、動作速度を落として出力するエラスティックストア１と、エラスティックストア１からのデータをパラレルデータに変換するＳ／Ｐ変換回路２ａ〜２ｄとを備えた。 - 特許庁

Often, when you buy a network interface card for a printer, you can get two versions: one which emulates a spooler (the more expensive version), or one which just lets you send data to it as if you were using a serial or parallel port (the cheaper version). 例文帳に追加

プリンタのネットワークインタフェースカードは、 2 種類に分類することができます。 1つはスプーラをエミュレートするもの (高価) で、もう 1つはシリアルやパラレルポートを使うように プリンタにデータを送ることができるだけのもの(安価) です。 - FreeBSD

The decoder 1 converts the serial digital video data to parallel digital video data and outputs a clock signal CK, horizontal synchronizing data H, vertical synchronizing data V, and a data enable signal DE.例文帳に追加

デコーダ１は上記シリアル形式のディジタル映像データをパラレル形式のディジタル映像データへ変換するとともに、クロック信号CK、水平同期データＨ、垂直同期データＶ、及びデータイネーブル信号DEそれぞれを出力する。 - 特許庁

It is made possible to individually set a parallel interface control circuit 35 as an external input interface control circuit, a serial interface control circuit 36 and a network interface control circuit 37 to a power saving mode.例文帳に追加

外部入力インターフェース制御回路であるパラレルインターフェース制御回路３５やシリアルインターフェース制御回路３６やネットワークインターフェース制御回路３７を個別に省電力モードに設定することができるようにする。 - 特許庁

Therefore, even in the case that the serial communication between the first MPU and the second MPU is not performed normally, it can continue the drive control of the electric motor 3, based on the motor command value from parallel communication.例文帳に追加

このため、第１のＭＰＵと第２のＭＰＵとの間のシリアル通信が正常に行われない場合であっても、パラレル通信からのモータ指令値に基づいて電動モータ３の駆動制御を継続することができる。 - 特許庁

The two serial connections of diodes V1 and V2 and resistors R1 and R2 are connected between the emitter E of the semiconductor element 2 and the zero potential Com of a gate driver GD by inverse parallel connections and resistance connection is provided.例文帳に追加

ダイオードＶ１，Ｖ２と抵抗器Ｒ１，Ｒ２の２つの直列接続を、逆並列接続でかつ半導体素子２のエミッタＥとゲート・ドライバＧＤのゼロ電位Ｃｏｍと間に接続して、抵抗結合を設ける。 - 特許庁

When a current change rate at this time exceeds the current change rate allowed for the thyristor for constituting the AC switch 53, a serial reactor 60 is inserted between the parallel connection circuit and the power system 50.例文帳に追加

このときの電流変化率が、当該交流スイッチ５３を構成するサイリスタに許容される電流変化率を越えるときは、並列接続回路と電力系統５０の間に直列リアクトル６０を挿入する。 - 特許庁

A series resonance circuit 9 made up of inductance 7 and a capacitor 8 connected in series and a serial resonance circuit 12 made up of inductance 10 and a capacitor 11 connected in series are connected in parallel with a power feed unit 4.例文帳に追加

給電部４には、インダクタンス７及びコンデンサ８を直列接続した直列共振回路９と、インダクタンス１０及びコンデンサ１１を直列接続した直列共振回路１２が並列に接続される。 - 特許庁

The circuitry can also operate at any frequency in a wide range of frequencies, and can make use of reference clock signals having any of several relationships to the parallel data rate and/or the serial data rate.例文帳に追加

その回路網は、また、広範囲の周波数の任意の周波数で動作でき、パラレルデータ速度および／またはシリアルデータ速度との幾つかの関係のいずれをも有する基準クロック信号を使用することもできる。 - 特許庁

To easily and optimally adjust the phase of a latch clock in a multiplexer circuit for converting parallel N-channel low speed data into one- channel serial high speed data by latching the data with a latch clock respectively and multiplexing the data.例文帳に追加

並列Ｎチャネル低速データを夫々ラッチクロックによりラッチして多重化することにより１チャネル直列高速データに変換する多重化回路において、ラッチクロックの位相を容易にかつ最適に調整可能とする。 - 特許庁

Each of serial/parallel converting circuits 600-60n latches data successively synchronizing with the internal data strobe signal int.DQS, the dummy clock DSCLK, and an internal clock int.CLK and outputs it to internal circuits.例文帳に追加

シリアル／パラレル変換回路６００〜６０ｎの各々は内部データストローブ信号ｉｎｔ．ＤＱＳ、ダミークロックＤＳＣＬＫおよび内部クロックｉｎｔ．ＣＬＫに同期してデータを順次ラッチして内部回路へ出力する。 - 特許庁

To provide a television tuner provided with the oscillation circuit of low noise level by removing the influence that the noise of low frequency from an IC for tuner is mixed into the serial/parallel resonance circuit of a balanced oscillation circuit.例文帳に追加

低周波の雑音がチューナー用ＩＣから、平衡型の発振回路の直並列共振回路に混入するの影響を取り除き、ノイズレベルの低い発振回路を備えたテレビジョンチューナを提供する。 - 特許庁

The excitation coils 2a and 2b may individually drive the cores 1a and 1b in parallel, drive the cores 1a and 1b in series in serial connection, or collectively drive the cores 1a and 1b with a single excitation coil.例文帳に追加

励磁コイル２ａ、２ｂは個別にコア１ａ、１ｂを並列駆動し、あるいは直列に接続してコア１ａ、１ｂを直列駆動し、または励磁コイルを１個とし、コア１ａ、１ｂを一括駆動しても良い。 - 特許庁

Thus, the data processing unit 1 employing comparatively low-speed conventional devices only can easily conduct the transparent processing by the conversion of the high-speed serial data, in compliance with the STM-16 into the parallel data by 8-bytes each and processing of the converted data.例文帳に追加

したがって、データ処理装置１は、ＳＴＭ—１６の高速シリアルデータを８バイトごとのパラレルデータに変換して処理することにより、比較的低速な汎用デバイスのみで容易に透過処理できる。 - 特許庁

To provide a vibration isolation device, acquiring lens information from a lens device for the lens devices of either type having one or both of serial and parallel communication functions to perform high-accuracy vibration isolation control by acquiring lens information used for vibration isolation control from signal lines of a camera and the lens device even if the communication system between the camera and the lens device is either serial or parallel.例文帳に追加

カメラとレンズ装置との間の通信方式がシリアル方式とパラレル方式のいずれの場合でもそれらの信号線から防振制御に使用するレンズ情報を取得できるようにすることにより、シリアル方式とパラレル方式のいずれか一方、又は、両方の通信機能を有しているいずれのタイプのレンズ装置に対してもレンズ装置からレンズ情報を取得して、精度の高い防振制御を行うことができる防振装置を提供する - 特許庁

Both ends of the connecting block are respectively provided with serial connecting mechanisms, the periphery of the connecting block is respectively provided with parallel connecting mechanisms, conducting strips connected with the ends of the battery are provided at the serial connecting mechanisms and each conducting strip is also led out to a mating surface of the parallel connecting mechanisms.例文帳に追加

絶縁材料で制作し、電池極端の接続ブロックに取り付け、接続ブロックの両端にそれぞれ直列接続構造を設け、接続ブロックの周囲にそれぞれ並列接続構造を設け、直接接続構造に電池の極端電気と接続した導電片を設け、導電片も並列接続構造の釣合面まで伸ばし、別々に接続ブロックを２個取り付けた電池を並列させた時、２個接続ブロックの導電片を電気接続する。 - 特許庁

The electro-optical device includes a plurality of scan lines, a plurality of data lines, a plurality of pixel parts, and N image signal lines to which N image signals being serial-parallel converted for driving the plurality of data lines per data line group of N data lines are supplied and which includes wiring parts running in parallel.例文帳に追加

電気光学装置は、複数の走査線及び複数のデータ線と、複数の画素部と、複数のデータ線を、Ｎ本のデータ線を１群とするデータ線群毎に駆動するためにＮ個のシリアル−パラレル変換された画像信号が供給されると共に、並走する配線部分を含むＮ本の画像信号線とを備える。 - 特許庁

The switching section 284 uses the high speed clock CLK3 from the clock conversion section 21 as a switching command to select one bit each out of the 10-bit data of the parallel form according to a predetermined order and output the one-bit data from an output terminal 284b, thus, converts the parallel data into serial data, and transmits the data to an output buffer 286.例文帳に追加

切替部２８４は、クロック変換部２１からの高速クロックCLK3を切替指令として用いることで、パラレル形式の１０ビットデータ中から１ビットずつ所定の順序に従って選択して出力端子２８４ｂから出力することで、パラレルデータをシリアル形式のデータに変換し、出力バッファ２８６に渡す。 - 特許庁

The DSP 51 supplies a serial clock signal SCK and and a word synchronizing signal WS to all A/D converters 53, shift registers 54, and latch circuits 55 of the respective ASICs 52 individually, and parallel inputs of A/D values and parallel outputs of PWM values, and further data of them are transferred in synchronism with those signals.例文帳に追加

ＤＳＰ５１から、シリアルクロック信号ＳＣＫ及びワードシンク信号ＷＳが、各ＡＳＩＣ５２におけるすべてのＡ／Ｄ変換器５３、シフトレジスタ５４及びラッチ回路５５に個々に供給され、これらの信号に同期して、Ａ／Ｄ値のパラレル入力及びＰＷＭ値のパラレル出力、さらには、これらのデータの転送がなされる。 - 特許庁

The expected value of the pseudo random number is generated through the same equation with the forming equation used by the random number generating circuit 3, and it is detected that the generated expected value is coincident with the parallel data from the random number generating circuit 3, so that errors occurring when parallel-serial conversion is carried out can be easily and surely detected.例文帳に追加

乱数発生回路３が用いた生成方程式と同じ方程式にて擬似乱数の期待値を生成し、生成した期待値と乱数発生回路３からのパラレルデータとの一致検出を行うため、並直列変換を行う際に生じたエラーを簡易かつ確実に検出できる。 - 特許庁

The switching section 284 uses the high speed clock CLK 3 from the clock conversion section 21 as a switching command, selects one bit each from the 10-bit data of the parallel form according to a prescribed order, provides an output of 1-bit data from an output terminal 284b, converts the parallel data into data of a serial form, and gives the resultant data to an output buffer 286.例文帳に追加

切替部２８４は、クロック変換部２１からの高速クロックCLK3を切替指令として用いることで、パラレル形式の１０ビットデータ中から１ビットずつ所定の順序に従って選択して出力端子２８４ｂから出力することで、パラレルデータをシリアル形式のデータに変換し、出力バッファ２８６に渡す。 - 特許庁

In a bias adjusting circuit, a serial connecting body including a resistor 21, a diode 22 and a capacitor 23 is connected in parallel to an auxiliary coil 4 of a transformer T and a serial connecting body consisting of a light emitting diode 24-1 of the photocoupler and a resistor 25 is connected across the diode 22 and capacitor 23 and to a connecting part of the resistor 21 and diode 13.例文帳に追加

バイアス調整回路は、トランスＴの補助巻線４と並列に抵抗２１，ダイオード２２，およびコンデンサ２３を有する直列接続体が接続されると共に、そのダイオード２２およびコンデンサ２３間と、抵抗２１およびダイオード１３を結ぶ接続部とにフォトカプラの発光ダイオード２４−１，抵抗２５からなる直列接続体が接続される。 - 特許庁

Between the input terminal 10 and the output terminal 22, a band removal filter 14 removing the first broadcast signal and a low-pass filter 16 passing the second broadcast signal and removing the first broadcast signal are connected in serial, and a high-pass filter 20 allowing the third broadcast signal to pass is connected in parallel to the serial circuit.例文帳に追加

入力端子１０と出力端子２２との間に、第１の放送信号を除去する帯域除去フィルタ１４と、第２の放送信号を通過させ、第１の放送信号を除去するローパスフィルタ１６とが直列に接続され、この直列回路に並列に第３の放送信号を通過させるハイパスフィルタ２０が接続されている。 - 特許庁

A bitmap image is developed in an image storing section 10 by a CPU (not shown in the figure) and the developed bitmap image is transferred to a parallel-serial converter circuit 40 by a video DMA circuit 30 and is then converted to serial image data by an image basic clock generated by a PLL CLK Generator 30.例文帳に追加

図示されないＣＰＵ等により、画像格納部１０にビットマップイメージを展開し、展開されたビットマップイメージはＶｉｄｅｏＤＭＡ回路３０により、Ｐａｒａｌｌｅｌ−Ｓｅｒｉａｌ変換回路４０に転送され、ＰＬＬ ＣＬＫ Ｇｅｎｅｒａｔｏｒ２０によって生成された画像基本クロックにより、Ｓｅｒｉａｌ画像データに変換される。 - 特許庁

A reference clock signal CLK of a digital video signal is multiplied with a predetermined constant "K" to generate a carrier clock signal CLKout by a multiplexer 11 of a transmitting part 10, a parallel digital video signal is converted into a serial digital signal on the basis of the carrier clock signal CLKout, and this serial digital signal is converted into an optical signal and transmitted by an optical transmitting part 12.例文帳に追加

送信部１０のマルチプレクサ１１で、デジタル映像信号の基準クロック信号ＣＬＫを所定数“Ｋ”倍して搬送用クロック信号ＣＬＫoutを生成し、この搬送用クロック信号ＣＬＫoutに基づいてパラレルデジタル映像信号をシリアルデジタル信号に変換し、これを光送信部１２で光信号に変換して送信する。 - 特許庁

A serial circuit of a resistor R11 and an MOSFET Q1 and a serial circuit of a resistor R12 and an MOSFET Q2 are connected in parallel between an input terminal IN and the inversion input terminal of an arithmetic amplifier OP, and a resistor R21 is connected between the inversion input terminal of the amplifier OP and an output terminal OUT.例文帳に追加

入力端子ＩＮと演算増幅器ＯＰの反転入力端子との間には、抵抗Ｒ１１及びＭＯＳＦＥＴＱ１の直列回路と、抵抗Ｒ１２及びＭＯＳＦＥＴＱ２の直列回路とが並列接続され、演算増幅器ＯＰの反転入力端子と出力端子ＯＵＴとの間には抵抗Ｒ２１が接続される。 - 特許庁

The data line drive circuit 130 sequentially converts image data DR, DG, DB into dot-sequential image data and then converts them into line-sequential image data, and further processes the line- sequential image data corresponding to each color by serial-parallel conversion and thereby generates serial mode image data corresponding to each data line 114, and furthermore processes them by D-A conversion, to generate each image signal.例文帳に追加

データ駆動回路１３０は、画像データＤＲ，ＤＧ，ＤＢを点順次画像データに変換しこれを線順次画像データに変換し、さらに各色に対応する線順次画像データをパラレル−シリアル変換してシリアル形式の画像データを各データ線１１４に対応して生成し、これをＤＡ変換して各画像信号を生成する。 - 特許庁

As operation processing of ECC of the upper-order side and operation processing of ECC of the lower-order side are performed in parallel, a time of ECC operation can be finished by a half time of a serial transfer time, and gapless read-out can be performed.例文帳に追加

上位側のＥＣＣの演算処理と、下位側のＥＣＣの演算処理とが並行して行われるため、ＥＣＣ演算の時間がシリアル転送の１／２で終了でき、ギャップレス読み出しを行うことが可能である。 - 特許庁

To solve the problem that clamping level is set higher than necessary and the input range of an effective signal of a tailing circuit such as an AD converter is narrowed in a CMOS image sensor or the like for performing parallel processing by a column processing circuit and converting to a serial signal.例文帳に追加

カラム処理回路により並列処理し、シリアル信号に変換するＣＭＯＳイメージセンサなどで、クランプレベルが必要以上に高く設定され、ＡＤコンバータなどの後段回路の有効な信号の入力レンジが狭くなる。 - 特許庁

To provide an OFDM demodulator for an OFDM system, holding a determination time same as that of a parallel type, and having an automatic detection circuit of a transmission mode achieving a circuit size which is nearly equal to that of a serial type.例文帳に追加

ＯＦＤＭ方式の復調装置であって、パラレルタイプのものの判定時間を保ちつつ、シリアルタイプのものに近い回路規模を実現した伝送モードの自動判定回路を有するＯＦＤＭ復調装置を提供する。 - 特許庁

A decoder 11 decomposes a received multi-value signal in a plurality of bits into signals in one bit each and shift registers 12-1, 12-2,..., 12-n receiving the 1-bit signal apply serial/parallel conversion to the signal to provide an output.例文帳に追加

デコーダ１１は、入力が複数ビットの多値信号を１ビットづつの信号に分解し、それぞれの１ビット信号が入力されたシフトレジスタ１２−１、１２−２、１２−ｎでは、入力信号をシリアル／パラレル変換して出力する。 - 特許庁

Each of respective register blocks 1-21 to 1-2n is provided with an S/P converting means and a P/S converting means for converting a serial signal from/to the macro function block 1-1 and a parallel signal to/from each of processing blocks inside an LSI.例文帳に追加

各レジスタブロック１−２__1 …１−２_n の各々は、マクロ機能ブロック１−１から／へのシリアル信号と、ＬＳＩ内部の各処理ブロックへ／からのパラレル信号とを変換するＳ／Ｐ変換手段及びＰ／Ｓ変換手段を備える。 - 特許庁