「set clock」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Correction data stored in a printer control part are set to each control part, and a pixel clock frequency is set (S101).例文帳に追加

プリンタ制御部内に記憶してある補正データを各制御部に設定し、画素クロック周波数等を設定する（Ｓ１０１）。 - 特許庁

The frequency of an operation clock ckm is set to adapt to a format of a recording video data.例文帳に追加

動作クロックｃｋｍの周波数を記録ビデオデータのフォーマットに適応して設定する。 - 特許庁

The alarm clock 1 transmits the alarm set signal from a radio wave transmitter 16 to a lighting equipment 2.例文帳に追加

このアラームセット信号を電波送信部１６から照明器具２に向かって送信する。 - 特許庁

Then, the time shown by the analog clock of the analog time display part 13a is set in a timer.例文帳に追加

そして、アナログ時刻表示部１３ａのアナログ時計の示す時刻をタイマに設定する。 - 特許庁

The television 2 can set the date and the time of a built-in clock on the basis of the time signals.例文帳に追加

テレビ２は、時刻情報に基づき、内蔵された時計の日付や時刻を設定する。 - 特許庁

To set an optimum external bus clock in accordance with an external system connected to an external bus.例文帳に追加

外部バスに接続される外部システムに応じて最適な外部バスクロックを設定する。 - 特許庁

To set power source voltage supplied to a semiconductor memory in accordance with a clock signal.例文帳に追加

半導体記憶装置に供給する電源電圧をクロック信号に応じて設定する。 - 特許庁

The reference clock of the phase comparator 120 is set to a frequency out of the audio band.例文帳に追加

位相比較器１２０の基準クロックは、音声帯域外の周波数に設定される。 - 特許庁

A reference clock creation section 17 obtains, for example, tempo information according to a performance tempo (a set tempo), and generate a reference clock.例文帳に追加

基準クロック生成部１７は、例えば演奏テンポ（設定されたテンポ）に応じたテンポ情報を取得し、基準クロックを生成する。 - 特許庁

When the informed priority level is higher (YES in 42), a routing function is utilized to set a clock supply line to a clock extraction device (43).例文帳に追加

高い優先レベルであれば（４２がＹＥＳ）、ルーチング機能を利用して、クロック供給回線をクロック抽出装置へ設定する（４３）。 - 特許庁

To provide a clock control circuit capable of setting a set value without using an external terminal, and a control method of the clock control circuit.例文帳に追加

外部端子を用いず設定値を設定することができるクロック制御回路及びクロック制御回路の制御方法を提供する。 - 特許庁

As each input/output port has a clock terminal, a frequency of a clock signal can be set for each input/output port.例文帳に追加

各入出力ポートがそれぞれクロック端子を有しているため、入出力ポート毎にクロック信号の周波数を設定できる。 - 特許庁

When no reduction processing is conducted, automatic reduction is executed and a clock rate of a video transfer clock is set to 100% (ST6).例文帳に追加

縮小処理が行われていない場合は、自動縮小を実施し、ビデオ転送クロックを１００％のクロックレートに設定する（ＳＴ６）。 - 特許庁

A frequency divider 21 divides the clock generated by the clock generation part 12 into two so as to output a set of clocks respectively having a mutually reverse phase.例文帳に追加

分周器２１は、クロック生成部１２が生成するクロックを２分周し、互いに位相の反転する１組のクロックを出力する。 - 特許庁

The frequency f2 of the operation clock can be set, at the lowest, to a degree that slightly exceeds 1/2 of frequency f1 of the fixed clock.例文帳に追加

この動作クロックの周波数ｆ２は、最も低くは、固定クロックの周波数ｆ１の１／２をやや越える程度とすることができる。 - 特許庁

A secure clock 424 of the data reproducing device is set by time data from a license server and synchronizes with a secure clock of the license server thereby.例文帳に追加

データ再生装置のセキュアクロック４２４は、ライセンスサーバから時刻データによってセットされ、これにより、ライセンスサーバのセキュアクロックと同期する。 - 特許庁

When a use only of the internal clock is set (S17: YES), nonuse of a time server is set (S18); and when use of the time server is set (S19: YES), correction of the internal clock by using the time server is set (S20).例文帳に追加

そして、内部時計のみの使用が設定された場合（Ｓ１７：ＹＥＳ）、タイムサーバの不使用を設定し（Ｓ１８）、タイムサーバの使用が設定された場合、（Ｓ１９：ＹＥＳ）、タイムサーバを使用して内部時計の補正を行うことを設定する（Ｓ２０）。 - 特許庁

Data transfer width is set as word width, data is transferred once by every clock in a single- end mode, however, the data is transferred twice by every clock in each edge of the clock in a differential mode.例文帳に追加

データ転送幅はワード幅に設定されており、シングルエンドモードでは、データはクロックごとに１回転送されるが、差分モードでは、クロックごとに２回、クロックの各エッジにおいて転送される。 - 特許庁

At the time of communication with another device which is so set that a clock to be used for data transmission/reception may be outputted, it is so set that the clock inputted from the clock terminal may be used for data transmission/reception in the data latch part 4.例文帳に追加

一方、データの送受に用いるクロックを出力するよう設定されている他装置の通信を行う場合には、クロック端子から入力するクロックを、データラッチ部４におけるデータの送受に使用するよう設定する。 - 特許庁

With two times of scans being formed as a single set, in a first scan, the shift registers 12A and 12B are operated with the P-phase clock and N-phase clock, respectively, while in the second scan, the shift registers 12A and 12B are operated with the N-phase clock and P-phase clock, respectively.例文帳に追加

２回のスキャンを１セットとし、１回目のスキャンではシフトレジスタ１２Ａ、１２ＢはそれぞれＰ相クロック、Ｎ相クロックで動作し、２回目のスキャンではシフトレジスタ１２Ａ、１２ＢはそれぞれＮ相クロック、Ｐ相クロックで動作する。 - 特許庁

When a reception time is set automatically, the radio clock enters into a reception mode at a set time, and the present time is automatically corrected.例文帳に追加

受信時刻が手動設定されている場合は、設定時刻に受信モードに入って自動的に現在時刻を修正する。 - 特許庁

Then, the clock skew of 180 degrees if further shifted to approximately 180 degrees and the clock skew between the data source 5 and the device 2A is set to approximately 0 degree.例文帳に追加

そして、１８０度のクロック・スキューをさらに約１８０度シフトして、データソース５と装置２Ａとの間のクロック・スキューを約０度に設定する。 - 特許庁

By repeating this processing, a decoding time in which the clock difference in system clock between a distribution server and each of client PCs is reflected is set.例文帳に追加

この処理が繰り返されることにより、配信サーバとクライアントPCのそれぞれのシステムクロックのクロック差が反映されたデコード時刻が設定される。 - 特許庁

Each of a plurality of phase selectors independently selects a subset of contiguous clock signals from the set of phase-shifted clock signals.例文帳に追加

複数の位相選択器の各々によって、前記１組の位相シフト・クロック信号セットからサブセットの連続クロック信号が個々に選択される。 - 特許庁

Furthermore, with the specific conditions (Yes) in the processing S13, a clock that becomes low in power consumption is selected and set to the clock generator (S15).例文帳に追加

また、処理Ｓ１３にて、特定条件の場合（Ｙｅｓ）、低消費電力となる低いクロックを選択し、クロックジェネレータに設定する（Ｓ１５）。 - 特許庁

The system clock input is commonly supplied to a set of register cells being the object of clock tree synthesis among the plurality of sets of data propagating cells.例文帳に追加

複数組のデータ伝搬セルのうちのクロックツリーシンセシス対象となる１組のレジスタセルに共通にシステムクロック入力を供給する。 - 特許庁

An internal clock frequency is set to 1/2 of an external clock frequency, and internal bus width is the double of external bus width.例文帳に追加

外部クロック周波数に対し内部クロック周波数を１／２に設定すると共に外部バス幅に対し内部バス幅を２倍に構成する。 - 特許庁

Period address data 21 are set as 'm bits', and the constitution of period memories 13 and 14 is respectively set as '2n-1word*n bits', and period data are set as maximum '2n bits', and a counter 11 is set as a '2n bit' counter, and the period of a clock signal 22 is set as T.例文帳に追加

ピリオドアドレスデータ２１を“ｍビット”、ピリオドメモリ１３、１４の構成をそれぞれ“２^m-1ワード＊ｎビット”、ピリオドデータを最大“２ｎビット”、カウンタ１１を“２ｎビット”カウンタ、クロック信号２２の周期をＴとする。 - 特許庁

When a receiving buffer amount of the receiving buffer of the master channel reaches a predetermined center value, a variable clock unit is set to a center frequency and actuated, and the clock frequency of the variable clock unit is controlled and clock synchronized with the clock master side so that the receiving buffer amount after the actuation becomes stable at the center value.例文帳に追加

マスタチャネルの受信バッファに蓄積された受信バッファ量が所定のセンタ値に達した際に可変クロック部を中心周波数に設定して起動、起動後に受信バッファ量がセンタ値に安定するように可変クロック部のクロック周波数を制御して、クロックマスタ側にクロック同期させる。 - 特許庁

The delay amounts tf0-tf23 are also set according to a second desired spread spectrum clock.例文帳に追加

遅延量ｔｆ０〜ｔｆ２３も、所望の第２スペクトラム拡散クロックに応じて設定している。 - 特許庁

A phase not included in the first and the second phase sections is set as a quantization clock phase.例文帳に追加

第１、第２の位相区間に含まれない位相を量子化クロック位相として設定する。 - 特許庁

At this time, the frequency of the clock signal 306 is set to be higher than the predetermined frequency.例文帳に追加

この時、クロック信号３０６の周波数は、前記所定の周波数より高く設定される。 - 特許庁

To provide a parallel-serial converter circuit allowing the clock frequency and data width to be set flexibly.例文帳に追加

クロック周波数やデータ幅を柔軟に設定可能なパラレルシリアル変換回路を提供する。 - 特許庁

In S2, the name of an alarm clock start station is set in an operation part provided in a portable terminal.例文帳に追加

Ｓ２において、携帯端末機に備えた操作部で目覚まし起動駅名を設定する。 - 特許庁

When a desired setting time is set, a clock error correction value is calculated by a microcomputer 1.例文帳に追加

設定希望時刻が設定されると、時計誤差補正値がマイクロコンピュータ１により算出される。 - 特許庁

Furthermore, the delay of the variable delay circuit for clock signals is set to be within data signal confirmation time width.例文帳に追加

さらに、クロック信号用可変ディレイ回路のディレイをデータの信号確定幅内に設定する。 - 特許庁

When a clock signal S10 rises, RS-FF20 is set and a pulse signal S10 becomes "H".例文帳に追加

クロック信号Ｓ１０が立上がると、ＲＳ−ＦＦ２０がセットされ、パルス信号Ｓ１０が“Ｈ”になる。 - 特許庁

The counter disables the shift register when the input number of the clock signal exceeds a set value.例文帳に追加

カウンタは、クロック信号の入力回数が設定値を越えたとき、シフトレジスタをディスエーブルさせる。 - 特許庁

In addition, the radio wave modification clock 1 has an alarm (alarm clock) function of notifying the time by raising predetermined sound (alarm sound), when a set time (alarm (alarm clock) time) preset by a user is reached.例文帳に追加

また、電波修正時計１は、あらかじめユーザが設定した設定時刻（アラーム（目覚まし）時刻）になると、その時刻を所定音（アラーム音）を発して報知するアラーム（目覚まし）機能を有する。 - 特許庁

When the fixed reduction rate is possible, the reduction rate by the resolution conversion is fixed (97%), the data are reduced according to the video transfer clock rate and the video transfer clock is set to a fixed clock rate of 97% (ST4).例文帳に追加

可能な場合は、解像度変換による縮小率（９７％）を固定し、ビデオ転送クロックレートによる縮小を行い、ビデオ転送クロックを９７％の固定クロックレートに設定する（ＳＴ４）。 - 特許庁

The date and time of a reference clock 3a always set on correct date and time are transmitted to a clock setting means 1d by a date and time information transmitting means 3, thereby automatically setting the date and time of a clock 1b.例文帳に追加

随時正しい日時に設定される基準時計３ａの日時を日時情報送信手段３により時計設定手段１ｄへと送信し、時計１ｂの日時を自動的に設定させる。 - 特許庁

A down counter 22 is a counter for subtracting one clock by one clock from a predetermined initial value that has been set in synchronization with a control clock CLK2 for which a frequency supplied by a frequency spread IC14 is spread.例文帳に追加

ダウンカウンタ２２は、セットされた所定の初期値から周波数拡散ＩＣ１４が供給する周波数を拡散した制御クロックＣＬＫ２に同期して、１クロックずつ減算するカウンタである。 - 特許庁

When PCR(Program Clock Reference) extract section 901 extracts a Program Clock Reference from a data stream at first, the Program Clock Reference is set as a PCR to a PCR (t) register 902 and an STC counter 904.例文帳に追加

ＰＣＲ抽出部９０１がデータストリームから最初に時間基準参照値を抽出すると、その値はＰＣＲ値として、ＰＣＲ（ｔ）レジスタ９０２およびＳＴＣカウンタ９０４にセットされる。 - 特許庁

Each of delay circuits 16-1 to 16-3 is set with each delay amount, and the clock delay circuit 13 is set with the delay amount (S31 to S33).例文帳に追加

遅延回路１６−１〜１６−３に各遅延量を設定し、クロック遅延回路１３に遅延量を設定する（Ｓ３１〜Ｓ３３）。 - 特許庁

A data table of a clock frequency set in a writing clock frequency setting part 25 according to the temperature in a writing unit 11 is stored into RAM 23.例文帳に追加

書き込みユニット11内の温度に応じて書き込みクロック周波数設定部25に設定するクロック周波数のテーブルをＲＡＭ23に格納しておく。 - 特許庁