「set clock」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

Timing adjustment using the clock signal as a reference is executed in a signal path of the reset signal based on a set-up time and a holding time of the reset signal specified to the reset input terminal of the circuit block (step S30), in supervising hierarchical design for designing the whole of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の全体を設計する上位階層設計において、回路ブロックのリセット入力端子にそれぞれ規定されるリセット信号のセットアップ時間およびホールド時間に基づいて、リセット信号の信号パスに対してクロック信号を基準としたタイミング調整を実施する（ステップＳ３０）。 - 特許庁

The reservation time setting device 3 is equipped with a clock processing part 61, an alarm time setting part 63, a communication interface 65, and an interlocking switching setting part 64 for switching and setting whether information of the time set by using the alarm time setting part 63 is to be transmitted to the cooking domestic electric appliance by using the communication interface 65 or not.例文帳に追加

予約時刻設定装置３は、時計処理部６１と、アラーム時刻設定部６３と、通信インターフェイス６５と、アラーム時刻設定部６３を用いて設定した時刻の情報を通信インターフェイス６５を用いて調理家電機器に送信するか否かを切換設定する連動切換設定部６４とを備えている。 - 特許庁

In the optical disk recording/playback device constituted so that laser output can be set by recording a test signal to a trial writing area arranged on the disk, the test signal is recorded on the trial writing area by changing the laser output, and then the laser output is set by recognizing the recording properties of the recorded signal in the state that the gain of a PLL servo circuit incorporated in a clock signal producing circuit is reduced.例文帳に追加

ディスクに設けられている試し書き領域へテスト信号を記録することによりレーザー出力を設定することが出来るように構成された光ディスク記録再生装置において、試し書き領域へレーザー出力を変化させてテスト信号を記録し、記録された信号の記録特性をクロック信号生成回路に組み込まれているＰＬＬサーボ回路の利得を低下させた状態にて認識することによってレーザー出力を設定する。 - 特許庁

A final location determination solution may be determined from a set of ambiguous location determination solutions, by using clock temporal bias value, using consistency information of ranging signal order, such as the time of arrival and/or the received power level of the ranging signals, by using the distances to the sources, or by using another discriminator function for selecting the final location determination solution, from a set of ambiguous location determination solutions.例文帳に追加

最終的な位置決定解は、複数の曖昧な位置決定解から、クロック時間バイアス値を使用することにより、到着時間、そして／または、測距信号の受信電力レベルなどの測距信号順序に関する一貫性情報を使用することにより、ソースに距離を使用することにより、そして／または、最終的な位置決定解を選択するのに他の弁別器機能を使用することによって、１組の曖昧な位置決定解から決定しても良い。 - 特許庁

This integrated circuit operates based on an inputted clock, and is provided with a plurality of the DMA circuits, a first registers each corresponding to each DMA circuit, and a control means which stops supply of clocks to the corresponding DMA circuits when prescribed value is set to the first register.例文帳に追加

入力したクロックに基づいて動作を行なう集積回路であって、複数のＤＭＡ回路と、それぞれのＤＭＡ回路に対応した第１のレジスタと、前記第１のレジスタに所定の値が設定されている場合に、対応するＤＭＡ回路へのクロック供給を停止する制御手段とを備えることを特徴とする集積回路。 - 特許庁

A clock-synchronized memory is provided with an AL setting register 132 used for setting a value (front-loaded latency) specifying a supply cycle of a read or write command, and a delay control circuit 126 for delaying internal control signals MAE, WBE by the prescribed cycle time in accordance with a value set to the AL setting register 132.例文帳に追加

クロック同期型のメモリにおいて、読出しまたは書込みコマンドの投入サイクルを指定する値（前倒しレイテンシ）を設定可能なＡＬ設定レジスタ１３２と、ＡＬ設定レジスタ１３２に設定された値に応じて所定のサイクル時間だけ内部制御信号ＭＡＥ，ＷＢＥを遅延させるための遅延制御回路１２６とを備える。 - 特許庁

In the charge control circuit, when a time preset in a clock IC6 is reached and an alarm interruption occurs, and a determination is made that the current system is not in charge mode and a secondary battery 1 has discharged about 20% of full charge amount, a new alarm time is set at a time of two hours later and then a switching is made to charge mode.例文帳に追加

充電制御回路において、予め時計ＩＣ６に設定された時刻に達してアラーム割り込みが発生した場合、現在のシステムが充電モードでなく、且つ二次電池１が満充電電荷量の２０％程度が放電されたと判断したとき、新たな時刻として２時間後の時刻にアラーム時刻をセットして充電モードに切り替わる。 - 特許庁

A clock synchronization serial circuit 5 outputs mask data by as much as the number of times set in a mask register 19 in place of a part of the control data within one control period, thereby stopping the display in a LED display element 6 in this period and controlling gray scale lighting of the LED display element 6 arranged with a plurality of LED elements 26 in a matrix form.例文帳に追加

クロック同期シリアル回路５は、１制御周期内において、マスクレジスタ１９に設定された回数だけマスクデータを制御データの一部に代えて出力することで、当該期間はＬＥＤ表示部６における表示を停止させ、複数のＬＥＤ素子２６をマトリクス状に配置してなるＬＥＤ表示部６を階調点灯制御する。 - 特許庁

A stop period during which the output of horizontal synchronizing signal consisting of a video signal, a strobe signal STB and a vertical drive clock signal VCK is stopped at least one time or more and for two horizontal periods or more during a display period in one vertical period is set by a control device (for example, timing controller 14)(horizontal synchronizing signal stop period setting mode processing).例文帳に追加

制御手段（たとえば、タイミングコントローラ１４）により、映像信号ストローブ信号ＳＴＢ及び垂直ドライバクロック信号ＶＣＫからなる水平同期信号の出力を１Ｖ期間内の表示期間中に少なくとも１回以上かつ２水平期間以上停止する停止期間が設定される（水平同期信号停止期間設定処理）。 - 特許庁

Each switching edge of attached data superimposed on the VBI data is detected and a sampling clock whose phase is set again on the basis of the detected switching edge is generated so as to extract the VBI data with high accuracy without receiving accumulated effects of fluctuation or missing of a synchronizing signal and superimposed data due to jitter of a transmission path and a VTR.例文帳に追加

重畳されているＶＢＩ付加データの切替りエッジを検出し、検出した切替りエッジを素にサンプリングクロックの位相を再設定したクロックを生成する事で、伝送経路やＶＴＲのジッタによる同期信号や重畳データの揺れや欠けの影響を蓄積して受ける事無く、精度良くＶＢＩデータを抽出する事が出来る。 - 特許庁

The delay amount re-calculator 15 discriminates the number of steps of the delay signal which has passed at a half cycle of a system clock, based on the sent signal, calculates the delay amount based on a delay amount set value input by a user, and outputs the number of steps of the delay signal as the calculated delay amount to the selector 16.例文帳に追加

遅延量再計算部１５は、該送られてきた信号に基づいて、システムクロックの半周期で通過した遅延信号の段数を識別し、該識別した段数と、ユーザによって入力された遅延量設定値に基づいて遅延量を計算し、該計算した遅延量となる遅延信号の段数をセレクタ１６に出力する。 - 特許庁

The dither circuit matches the output of optional dither size and the number of bits by controlling an address to a dither data storage means 110 by an 8 bit clock counter 101 and an 8 bit line counter 102 according to the dither size set by the dither size setting means 103, 104 and the number of bits, and selecting necessary piece of bit data among pieces of data stored in the selected address.例文帳に追加

ディザサイズ設定手段１０３，１０４で設定されたディザサイズとビット数に応じて、ディザデータ格納手段１１０へのアドレスを８ビットクロックカウンタ１０１と８ビットラインカウンタ１０２により制御し、選択されたアドレスに格納されたデータから必要なビットデータを選択して、任意のディザサイズ及びビット数の出力に対応する。 - 特許庁

When reaching the alarm time set by a step S21, even if a use form at its time is the manner mode or the silencing mode, when a determining means determines that the alarm function of a cellular phone is used as an alarm clock in a step S22, a forced rumbling means operates and forcibly sounds the alarm sound from a sounder part 13 in a step S23.例文帳に追加

ステップＳ２１で設定したアラーム時刻に達すると、その時の使用形態がマナーモードまたは消音モードであっても、ステップＳ２２で判定手段が携帯電話機のアラーム機能を目覚まし時計として使用していると判断した場合、ステップＳ２３で強制鳴動手段が作動してサウンダ部１３からアラーム音を強制的に鳴らす。 - 特許庁

This automatic rice milling device comprises a clock unit to detect the time, a setting means to set a business time for performing the rice milling, and a control means to practically control the rice milling by prolonging the business time if it is detected that the rice milling operation is performed when the time is at a business termination time or close to the business termination time.例文帳に追加

時間を検知する時計部と、精米処理を行わせることが可能な営業時間を設定する設定手段と、営業終了時間の際または営業終了時間に近づいた際に、精米作業が行われていることを検知すると、営業時間を延長して精米処理を実行可能に制御する制御手段とを備える。 - 特許庁

When the present time, clocked by the clock circuit reaches the time stored in the memory 25, the receiving frequency of the receiving circuit 11 is set at the frequency stored in the memory 25 by channel-select signals, and the switch circuit 13 is controlled to supply audio signals outputted from the receiving circuit 11 to speakers 15L and 15R.例文帳に追加

時計回路２４の計時する現在時刻が、メモリ２５に記憶されている時刻になったとき、選局信号により、受信回路１１の受信周波数をメモリ２５に記憶されている周波数に設定するとともに、受信回路１１から出力されるオーディオ信号がスピーカ１５Ｌ、１５Ｒに供給される状態にスイッチ回路１３を制御する。 - 特許庁

Pieces of the communication equipment 5, 6 and the monitoring device 4 access the WWW server 14 on the Internet 13 by using the TCP/IP communication functions, acquire the Japan Standard Time 16 from homepage information of the WWW server 14 and adjust the time of the built-in clock (The acquired Japan Standard Time 16 is set as the current time).例文帳に追加

通信装置５および６並びに監視装置４は、このＴＣＰ／ＩＰ通信機能を利用し、インターネット１３上のＷＷＷサーバ１４にアクセスし、このＷＷＷサーバ１４のホームページ情報から日本標準時１６を取得し、内蔵されている時計の時刻を合わせる（取得した日本標準時１６を現時刻として設定する）。 - 特許庁

A resistance value of a resistance component of the secondary power source SS is set so that voltage more than minimum driving voltage of a timepiece driving circuit 200 may be impressed on the clock driving circuit 200 by the power generator 100 by voltage drop of the secondary power source SS due to charging current when the power generator 100 outputs power generation current above a prescribed value.例文帳に追加

発電機１００が所定値以上の発電電流を出力したときの充電電流による二次電源ＳＳの電圧降下により、時計駆動回路２００の最低駆動電圧以上の電圧が発電機１００によって時計駆動回路２００に印加されるように二次電源ＳＳの抵抗成分の抵抗値が設定される。 - 特許庁

In the sleep mode, a comparator compares a current time counted by a clock section in the RTC with the return time set to the setting register, when they are coincident, the comparator causes an interruption signal to the CPU to release the CPU from the sleep mode and the low power mode is restored to the normal mode under the control of the system control section.例文帳に追加

スリープモードにおいては、ＲＴＣ内部における時計部が計時する現在時刻と設定レジスタに設定された復帰時刻とをコンパレータによって比較し、一致した場合に、コンパレータがＣＰＵに対して割り込み信号を発生せて、スリープモードを解除し、システム制御部の制御によって低電力モードから通常モードに復帰させる。 - 特許庁

To provide a means solving such a problem that the output voltage of a battery varies or the vibration generated by the irregularity of a motor is varied and enhancing reliability in an information apparatus by vibration used in a portable telephone, a data terminal or a clock and to freely set the magnitude or pattern of vibration.例文帳に追加

携帯電話機、情報端末、時計等に使用される振動による報知装置において、電池の出力電圧やモータのばらつきにより発生する振動がばらつくという問題を解決し、ばらつき、信頼性を向上させる手段を提供するとともに、自由に振動の大きさやパターンを設定できるようにしたものである。 - 特許庁

For example, the transfer clock frequency is set to a smaller one by totally considering the cases, etc. where: the image is not converted in the vertical and longitudinal directions; image data are developed to the developed data and it is not required to generate printing data from this developed data; size of the image data is smaller; printing speed is slower; and buffer capacity is larger.例文帳に追加

例えば、画像の縦横変換がないときや画像データを展開データへ展開処理しこの展開データから印刷データを生成する必要がないとき、画像データのサイズがより小さいとき、印刷処理速度がより遅いとき、バッファの容量がより大きいときなどを総合的に考慮してより小さな転送クロック周波数に設定するのである。 - 特許庁

A network data generating device in an NT side device 1 with a V.35 interface is provided to generate network data by sampling received data from TE side equipment 2, in which protection areas are set in the vicinity of conversion points, and if the conversion point falls in any protection area, a sampling clock phase is inverted.例文帳に追加

V.35インタフェースを有するＮＴ側装置１において、ＴＥ側装置２からの受信データをサンプリングにより生成する網データ生成装置において、ＴＥ側装置からの受信データのデータ変換点の前後に保護範囲を設定し、前記データ変換点が何れかの保護範囲に入った際には、サンプリングクロックの位相を反転させる。 - 特許庁

Moreover, the periodic execution section 65 carries out the processing set to the management information on the basis of time information from a clock section 66 to execute schedule control wherein the print processing is executed or stopped at a prescribed time so that the printed received facsimile document is not left behind within an unattended office so as to ensure the confidentiality.例文帳に追加

また、定期実行部６５において、時計部６６からの時刻通知に基づき管理情報に設定された処理を行って、所定の時間に印刷処理の実行、または印刷処理の停止をするスケジュール制御を行い、無人の事務所内に印刷された受信ファクシミリ文書が放置されることがなく、その秘匿性を確保することができる。 - 特許庁

Output signals P1-P6 of a shift register part 23 are shifted on the basis of a clock signal CLK, and a control signals CS bar, RAS bar, CAS bar and WE bar for setting commands are generated in a control signal generation part 24 on the basis of the output signals P1-P6 of the shift register part 23 and a pattern register set previously.例文帳に追加

クロック信号ＣＬＫに基づいてシフトレジスタ部２３の出力信号Ｐ１〜Ｐ６がシフトされ、シフトレジスタ部２３の出力信号Ｐ１〜Ｐ６と、あらかじめ設定されているパターンレジスタとに基づいて、コマンドを設定するための制御信号ＣＳバー、ＲＡＳバー、ＣＡＳバー、ＷＥバーが制御信号発生部２４で生成される。 - 特許庁

When an operation of a vertical driving circuit 120 including DC-DC converters 131, 132 is to be inspected during inspecting a panel, a DC-DC operation control signal VC is set to a H level, followed by supply of a clock signal CLK to the DC-DC converters 131, 132 to operate the DC-DC converters 131, 132.例文帳に追加

パネル検査時に、ＤＣ−ＤＣコンバータ１３１，１３２を含め、垂直駆動回路１２０の動作を検査したい場合には、ＤＣ−ＤＣ動作制御信号ＶＣをＨレベルに設定することにより、クロック信号ＣＬＫがＤＣ−ＤＣコンバータ１３１，１３２に供給されるのでＤＣ−ＤＣコンバータ１３１，１３２は動作する。 - 特許庁

When a network interface 120 receives a communication packet including time information for synchronizing with multiple display devices connected with a network bus, a synchronizing clock 130 first sets the time information as an initial value, then starts measuring time from the set time indicated by the time information, and outputs an measured time as a time signal.例文帳に追加

ネットワークインターフェイス１２０がネットワークバスに接続された複数の表示装置との同期を取るための時刻情報を含んだ通信パケットを受信した際に同期時計１３０が、まず、その時刻情報を初期値として設定し、つづいて設定された時刻情報が示す時刻からの計時を開始して、その計時された時刻を時刻信号として出力する。 - 特許庁

The CPU 70a corrects the tentative ultraviolet amount set based on information representing the time taken from a clock circuit 61, a signal representing operation of a wiper taken from a body ECU 62, a detected value of a solar radiation amount taken from a solar radiation sensor 3, and information representing the latitude and longitude taken from a GPS 60, and obtains the ultraviolet amount.例文帳に追加

そしてＣＰＵ７０ａは、時計回路６１から取り込んだ時刻を示す情報、ボディーＥＣＵ６２から取り込んだワイパの作動を示す信号、日射センサ３から取り込んだ日射量の検出値、及びＧＰＳ６０から取り込んだ緯度・経度を示す情報に基づいて、設定した仮紫外線量を補正し、紫外線量を求める。 - 特許庁

In a Mach-Zehnder type optical switch 102 arranged with nonlinear waveguides 11, 12 in both arms, a clock pulse Clk is guided to a light output port 16, to be input into an optical SR flip flop 101 as a set light pulse S, when a data light D is input into the nonlinear waveguides 11, 12 to excite a nonlinear refractive index change.例文帳に追加

非線形導波路１１，１２を両アームに配置したマッハ・ツェンダー型光スイッチ１０２では、データ光Ｄが非線形導波路１１，１２に入力され非線形屈折率変化が励起されると、クロック光パルスＣｌｋは光出力ポート１６に導かれ、光ＳＲフリップフロップ１０１にセット光パルスＳとして入力される。 - 特許庁

In the controlling method for a dot marking device equipped with a solenoid valve type opening-closing mechanism using a solenoid coil, a dot interval at the present time point is measured from an actual state of discharge of a dot by a clock frequency and a set time of energizing of the solenoid coil is changed for correction, corresponding to the measured dot interval, so that the dot may have a substantially uniform diameter.例文帳に追加

ソレノイドコイルを用いた電磁弁式の開閉機構を備えるドットマーキング装置の制御方法であって、実際のドットの吐出状態から現時点のドット間隔をクロック周波数によって計測し、前記計測したドット間隔に対応して、前記ドットが略一定の径となるように前記ソレノイドコイルの設定通電時間を補正変更する。 - 特許庁

When Onmyoryo was first set up, as hogi's duties only consisted of seizen, chiso (something like the present 'Feng Shui'), astronomy, astrology, calendar-making, judging lucky and unlucky days and the clock, they exclusively worked to observe astronomy, to manage the calendar and clock and to make predictions on good and bad luck concerning events using logical analyses based on inyo gogyo, while never performing religious ceremonies or magic rituals like jingikan or monks, they played a key role in selecting lucky days when building or reconstruction work was required at the Imperial Court and performed divinations for lucky and unlucky properties/directions for relocating the capital. 例文帳に追加

陰陽寮成立当初の方技は、純粋に占筮、地相（現在で言う「風水」的なもの）、天体観測、占星術、暦の作成、吉日凶日の判断、漏刻のみを職掌としていたため、もっぱら天文観測・暦時の管理・事の吉凶を陰陽五行に基づく理論的な分析によって予言するだけであって、神祇官や僧侶のような宗教的な儀礼や呪術は全く行わなかったが、朝廷において営繕を行う際の吉日選定や、土地・方角などの吉凶を占うことで遷都の際などに重要な役割を果たした。 - Wikipedia日英京都関連文書対訳コーパス

When the printing control section 35 is instructed of the setup mode from the mode instruction section 34, the printing control section performs such control that photographic paper 6 is printed with the respective adjustment items received from the adjustment section 32 and the data as to at what place among the respective adjustment items the set values are supplied as well as the data relating to the present time and data received from a clock section 33.例文帳に追加

印字制御部３５は、モード指示部３４からセットアップモードである旨が指示された場合、調整部３２から受信した各調整項目の設定値およびその設定値が各調整項目内において何番目に供給された設定値であるかのデータと、クロック部３３から受信した現在時刻および日付に関するデータとが印画紙６に施されるような制御を行う。 - 特許庁

This timer comprising the event management function, is composed of a clock means 12a, an event information input means 17 for setting the event information including at least the event occurrence time data, an interface part 16a capable of being connected with another appliance through a network, and an event information transmitting means 18 for transmitting the set event information to the other appliance through the network.例文帳に追加

計時手段１２ａと、少なくともイベント発生時刻データを含むイベント情報を設定するイベント情報入力手段１７と、他の機器とネットワーク接続可能なインターフェース部１６ａと、設定されたイベント情報をネットワークを介して他の機器に伝送するイベント情報伝送手段１８とからなるイベント管理機能を備えて計時装置を構成する。 - 特許庁

A CPU 90 sets a target value of an output voltage of the transformation section 82 in accordance with the setting information input from a setting information acquisition circuit 98, outputs a first on/off signal and a second on/off signal to each of the switches 78, 80 in accordance with the set target value, and sets the pulse width of a driving clock output from the pulse width modulation section 96.例文帳に追加

ＣＰＵ９０は、設定情報取得回路９８から入力される設定情報に応じて、変圧部８２の出力電圧の目標値を設定し、設定した目標値に応じて、第１のオン／オフ信号及び第２のオン／オフ信号をスイッチ７８，８０に対してそれぞれ出力するとともに、パルス幅変調部９６が出力する駆動クロックのパルス幅を設定する。 - 特許庁

The microcomputer is provided with an external device discriminating means to discriminate an external device connected via an IC card interface part from a discrimination signal to be transmitted when the external device is set as a communicative state by supplying a power and a clock signal and initializing an operation for the external device and a memory contents changing means to perform content change of the memory by receiving data from the external device.例文帳に追加

ＩＣカードインタフェース部を介して接続する外部装置に対して電源及びクロック信号の供給と動作の初期化とを行って通信可能な状態に設定する際に送信される識別信号から外部装置を判別する外部装置判別手段と、この外部装置からデータを受信してメモリの内容変更を実行するメモリ内容変更手段とを備えた。 - 特許庁

The movement time of a message between a participant processor and an auction processor is determined and added to the time of the auction processor to calculates a bidder auction time, the clock of the participant processor is set to the bidder auction time, and only when an offer is sent before a specific closing time, the auction processor receives the offer.例文帳に追加

参加者プロセッサとオークションプロセッサとの間のメッセージの移動時間を決定し、オークションプロセッサの時間に上記メッセージ移動時間を加算することにより入札者オークション時間を計算し、参加者プロセッサのクロックを入札者オークション時間にセットし、そして所定のクロージング時間の前に付け値が送信された場合だけオークションプロセッサにおいて付け値を受け入れる。 - 特許庁

To acquire present time information from digital broadcast waves to set right time in an internal clock even when an analog broadcast channel is selected by a last channel memory, etc. in power application in a digital broadcast receiver loaded with an integrated tuner which responds to both of digital broadcasting and analog broadcasting by one tuner and receives broadcast waves of either broadcasting system.例文帳に追加

１つのチューナでデジタル放送とアナログ放送の両方に対応し、いずれか一方の放送方式の放送波を受信することができる一体型チューナを搭載したデジタル放送受信装置において、電源投入時にラストチャンネルメモリ等によりアナログ放送チャンネルが選局されていても、デジタル放送波から現在時刻情報を取得して正しい時刻を内部時計に設定する。 - 特許庁

The delay monitor 15' sets a delay amount for input signals, based on the input timing of measurement start signals STR and measurement end signals STP in delay measurement mode, and after the delay measurement mode is ended, delays signals CLK outputted form the clock receiver 11 by the delay amount set at the delay measurement mode, and outputs them to the synchronization delay control circuit 12.例文帳に追加

ディレイモニタ１５′は、遅延測定モードのとき、測定開始信号ＳＴＲと測定終了信号ＳＴＰの入力タイミングに基づいて入力信号に対する遅延量が設定され、遅延測定モード終了後は、遅延測定モードの際に設定された遅延量でクロックレシーバ１１から出力される信号ＣＬＫを遅延して上記同期遅延制御回路１２に出力する。 - 特許庁

The semiconductor integrated circuit device is provided with a first delay time decision circuit deciding a signal delay time by a test clock through a dummy input/output circuit set equally to a signal delay time of a first output circuit and the first and second input circuits, and the decision area is temporally changed on the basis of a decision result of the first delay time decision circuit.例文帳に追加

上記第１出力回路及び上記第１、第２入力回路の信号遅延時間に同等に設定されたダミー入力・出力回路を通したテストクロックにより信号遅延時間を判定する第１遅延時間判定回路とを設け、上記判定領域を上記第１遅延時間判定回路の判定結果に基づいて時間的に変化させる。 - 特許庁

A command decoder 2 synchronizes with an external clock signal CLK when the test mode is set in the semiconductor memory, and sequentially generates an internal control signal that is similar to that when a plurality of commands are inputted in a normal mode at predetermined timing in response to a prescribed external control signal (command) inputted from a control input terminal (/RAS, /CAS, /WE, and /CS).例文帳に追加

コマンドデコーダ２は、半導体記憶装置にテストモードが設定されると、外部クロック信号ＣＬＫに同期して、制御入力端子（／ＲＡＳ、／ＣＡＳ、／ＷＥ、及び、／ＣＳ）から入力される所定の外部制御信号（コマンド）に応答して、通常モード動作時に複数のコマンドが入力されたときと同様な内部制御信号を、所定のタイミングで順次に生成する。 - 特許庁

The video signal processor 1 decides whether to set a sampling frequency after resampling at a first frequency f_CKL obtained by multiplying a horizontal synchronizing frequency of the composite video signal or at a second frequency f_CKV obtained by multiplying a frequency of the auxiliary digital data signal when resampling a component video signal sampled by a burst lock clock signal.例文帳に追加

映像信号処理装置１は、バーストロッククロック信号によりサンプリングされたコンポーネント映像信号をリサンプリングする際に、リサンプリング後のサンプリング周波数をコンポジットビデオ信号の水平同期周波数の逓倍に設定された第１の周波数ｆ_ＣＫＬとするか、又は、補助ディジタルデータ信号の周波数の逓倍に設定された第２の周波数ｆ_ＣＫＶとするかを選択可能とした。 - 特許庁

The timer apparatus for executing the timer function at a set time is provided with a computing part 103 for computing the time until the execution of a timer in reference to the clock circuit 110, a count part 106 for counting the time until the execution of the timer, and an actuating part 107 for actuating the timer function when the time of the execution of the timer is counted.例文帳に追加

本発明におけるタイマー装置は、設定した日時にタイマー機能を実行するタイマー装置において、時計回路１１０を参照してタイマー実行までの時間を算出する算出部１０３と、前記タイマー実行までの時間をカウントするカウント部１０６と、前記タイマー実行までの時間をカウントしたときに前記タイマー機能を起動させる起動部１０７とを備えることを特徴とする。 - 特許庁

This device is provided with a clock part outputting a present time signal, a trigger control part changing the trigger condition with respect to monitoring power waveform data in accordance with time which is previously set, a trigger detection part detecting whether monitoring power waveform data inputted through an A/D converter satisfies the trigger condition or not and a waveform memory detecting that data satisfies the trigger condition and storing monitoring power waveform data.例文帳に追加

現在時刻信号を出力する時計部と、予め設定された時刻に応じて監視電源波形データに対するトリガ条件を変更するトリガ制御部と、Ａ／Ｄ変換器を介して入力される監視電源波形データがトリガ条件を満たしているか否かを検出するトリガ検出部と、トリガ条件を満たしていることを検出して監視電源波形データを記憶する波形メモリ、とで構成されたことを特徴とするもの。 - 特許庁

In this synchronous type semiconductor memory element, the memory element is set by the last data strobe trailing pulse DSFP corresponding to a write-in command, and an alignment hold signal reset by a data input clock DINCLK corresponding to the write-in command is added and generated, the alignment hold signal masks an effect that the data strobe trailing pulse DSFP is applied to a data alignment part in a period in which a glitch occurs.例文帳に追加

本発明の実施形態に係る同期式半導体メモリ素子は、該当書き込みコマンドに対応する最後のデータストローブ立ち下がりパルスＤＳＦＰによってセットされ、該当書き込みコマンドに対応するデータ入力クロックＤＩＮＣＬＫによってリセットされる整列保持信号を追加生成し、前記整列保持信号は、グリッチが発生する期間において、データストローブ立ち下がりパルスＤＳＦＰがデータ整列部に印加されることをマスキングする。 - 特許庁

A flip-flop having a function for shifting normal input data to output and a function for setting a value to be outputted fixedly and outputting the set values cyclically according to a clock is employed in at least a part of a path of logic circuit formed between an external input and an external output and a desired fixed value is outputted to a gate connected with the path thus activating the path.例文帳に追加

通常の入力データを出力にシフトする機能と共に、固定的に出力させたい値を設定でき、且つこの設定値をクロックに従って循環的に出力する機能を持ったフリップフロップを、外部入力から外部出力の間に形成された論理回路によるパスの少なくとも一部に用いることにより、所望の固定値を前記パスに接続されるゲートなどに出力して前記パスの活性化を図る。 - 特許庁

To provide phase comparison signals without variations of a phase cycle even when there is a gap in client signals on the write side and to set a phase comparison cycle by a threshold, by using cyclic signals corresponding to a client data amount estimated to be stored in a demapping FIFO as the phase comparison signals being the phase reference of a phase locked loop for reproducing a client clock.例文帳に追加

フレーム形式で伝送されたラインデータからクライアントデータを取り出して一時的にデマッピングＦＩＦＯ１２に蓄え、このデマッピングＦＩＦＯ１２へのデータの書き込み頻度に対応して位相同期ループによりクライアントデータのクロックを再生して、デマッピングＦＩＦＯ１２からクライアントデータを読み出す構成において、ラインデータに含まれるヘッダ領域やエラー訂正領域によって書き込み周期にギャップがあるため、データの書き込み周期を位相比較の基準としてクロックを再生するのでは、回路が複雑となる。 - 特許庁