「set clock」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

The electric circuit is provided with a transmitter 5 transmitting a radio signal controlling turning-on/off of a power supply for the electronic device 21 based on a time set by the setter 12 and a real-time time of the clock 11.例文帳に追加

その電気回路は、設定器１２により設定される時刻と時計１１のリアルタイム時刻とに基づいて電子機器２１の電源の入切を制御する無線信号を送信する送信機５を備えている。 - 特許庁

A 2D array 12 senses a first image element set of a target 15 moving in a direction 20, integrates a pixel value corresponding to light, and further shifts shift registers according to the clock rate in the direction 20 along an image sensor element 14.例文帳に追加

二次元アレイ１２は、方向２０に移動するターゲット１５の第１画像エレメントセットを感知し、光を対応する画素値に積算し、クロックレート従って画像センサエレメント１４に沿って方向２０にシフトさせる。 - 特許庁

An adjustment value extract section 4 reads a white balance adjustment value corresponding to the four parameters on the basis of area and weather data set and received in advance and data and time data outputted from a clock section 8.例文帳に追加

調節値抽出部４は、予め設定入力された地域及び天候のデータと、時計部８から出力される日時データに基づいて、４つのパラメータに該当するホワイトバランス調節値を読み出す。 - 特許庁

Cycle data set by a pattern generator 10 of a waveform generation device 1 (semiconductor tester) is corrected so as to allow spurious which may occur on a carrier of a highly precise variable clock signal, to occur at a position away from the carrier.例文帳に追加

高精度可変クロックのキャリアに生じるスプリアスがそのキャリアから遠い位置で生じるように、波形発生装置（半導体試験装置）１のパターン発生器１０で設定される周期データを補正する。 - 特許庁

The rate multi-prescaler 1 divides the source oscillation clock supplied from the oscillation circuit 100 at a frequency rate based upon a frequency-division set value among multiple frequency division rates corresponding to the number of constitution bits of the rate multi-prescaler 1.例文帳に追加

レートマルチ・プリスケーラ１は、発振回路１００から供給された原振クロックを、レートマルチ・プリスケーラ１の構成ビット数に応じた複数の分周比のうち分周設定値に基づく分周比でもって分周する。 - 特許庁

An underwater cruising vessel 1 is equipped with a pinger 10 for emitting into the water an acoustic signal including information expressing the transmission time, in which the clock is set correct before the underwater cruising vessel 1 submerges.例文帳に追加

水中航走体１には、その水中航走体１の水中航走に先立って時計合わせが行われ、送信時刻を表わす情報を含む音響信号を水中に発するピンガー１０を装備する。 - 特許庁

While this function normally returnsnon-decreasing values, it can return a lower value than a previous call if the system clock has been set back between the two calls.例文帳に追加

この関数が返す値は通常減少していくことはありませんが、この関数を 2 回呼び出し、呼び出しの間にシステムクロックの時刻を巻き戻して設定した場合には、以前の呼び出しよりも低い値が返ることもあります。 - Python

The press-fitting tool 2 for clock pole plates includes a table 4 supporting a bottom board 10, a die plate 6 set on the table 4 and placed under a battery holder 10b, and a punch 8 press-fitting pole plates 12, 14.例文帳に追加

時計用極板の圧入治具２は、地板１０を保持する台４と、台４にセットされ且つ電池収納部１０ｂの下に配置されるダイプレート６と、極板１２，１４を圧入するパンチ８とを備えている。 - 特許庁

In the liquid crystal display device for performing backlight scan processing in which a plurality of light sources are repeatedly and intermittently turned on one by one, by interlocking with writing operation of the image signal on a liquid crystal panel according to predetermined clock signal, a frequency of the predetermined clock signal at performing time of the backlight scan processing is set higher than that of the predetermined clock signal at non-performing time of the backlight scan processing.例文帳に追加

所定のクロック信号に従って液晶パネルに画像信号を書き込むと共に，該画像信号の書き込み動作に連動して複数の光源を順次繰り返し間欠点灯させるバックライトスキャン処理を実行する液晶表示装置において，バックライトスキャン処理が実行されるときの前記所定のクロック信号の周波数を，前記バックライトスキャン処理が実行されないときの前記所定のクロック信号の周波数よりも高く設定する。 - 特許庁

The light emitting diode drive device is provided, which is characterized by including a power supply unit to supply a drive power to at least one light emitting diode by switching an input power supply, a switching control unit to control switching of the power supply unit in accordance with a clock signal that is provided, and a clock signal generating unit to provide the clock signal having a frequency variable range set in advance to the switching control unit.例文帳に追加

入力電源をスイッチングして少なくとも１つの発光ダイオードに駆動電源を供給する電源供給部と、提供されるクロック信号に応じて前記電源供給部のスイッチングを制御するスイッチング制御部と、前記スイッチング制御部に、予め設定された周波数可変範囲を有する前記クロック信号を提供するクロック信号発生部と、を含むことを特徴とする発光ダイオード駆動装置を提供する。 - 特許庁

A radio communication usage frequency means 33 detects a frequency used in radio communications performed by a radio communication module M1 connected to an electronic apparatus E1, and clock frequency control means 31, 34, and 35 controls so that clock frequencies other than a clock frequency, which jams radio communications using the frequency detected by the radio communication usage frequency detecting means 33, may be set.例文帳に追加

無線通信使用周波数検出手段３３が電子機器Ｅ１と接続された無線通信モジュールＭ１により行われる無線通信に使用される周波数を検出し、クロック周波数制御手段３１、３４、３５が無線通信使用周波数検出手段３３により検出された周波数を使用する無線通信にとって妨害となるクロック周波数以外のクロック周波数が設定されるように制御する。 - 特許庁

A terminal 101 acquires deviation T_D of clocked time of an internal clock 116 in an own terminal 101 from an NTP server 102 by using an NTP protocol, compares the value of T_D with a set value T_S stored in a setting table of the terminal 101, and determines a correction amount ΔT on time of the internal clock 116 according to the result of comparison.例文帳に追加

端末１０１は、ＮＴＰプロトコルを用いてＮＴＰサーバ１０２から自端末１０１の内部時計１１６の計時時刻のずれＴ_Dを取得し、このＴ_Dの値と、端末１０１の設定テーブルに格納されている設定値Ｔ_Sとを比較し、比較結果に応じて内部時計１１６の時刻の修正量ΔＴを決定する。 - 特許庁

When the present time of the internal clock is faster than the present time acquired by a time acquisition part by a time longer than the previously set length of time, a device-side processing part of the device 1 corrects the time of first history data and a first history start time by a time difference between the present time of the internal clock and the present time acquired by the time acquisition part.例文帳に追加

機器１の機器側処理部は、内部時計の現在時刻が時刻取得部で取得された現在時刻より予め設定された時間以上進んでいる場合に、第１の履歴データの時刻および第１の履歴開始時刻のそれぞれを、内部時計の現在時刻と時刻取得部で取得された現在時刻との時刻差だけ修正する。 - 特許庁

The phase controller (103) includes another data sampling circuit (106) for generating a phase control signal A different from the phase control signal, supplying the phase control signal A to another phase interpolator, receiving the polyphase clock and sampling input data on the basis of a clock signal interpolated in accordance with the phase control signal A, wherein it is desirable to variably set a threshold level for sampling data.例文帳に追加

この位相制御器(103)は、位相制御信号とは別の位相制御信号Ａを生成して別の位相補間器(105)に供給し、多相クロックを受け位相制御信号Ａに対応して補間したクロック信号に基づき入力データをサンプルする別のデータサンプリング回路(106)を備え、好ましくは、データをサンプルするための閾値レベルが可変に設定される。 - 特許庁

The influence of the SET phenomenon is excluded by providing a delay time in a clock, but in order to prevent a hold time from being increased by the delay time, a leading-edge delayed clock is input to one of the storage nodes in such a way that the transition from the storage node and whole of the latch modes to through modes can be delayed.例文帳に追加

ＳＥＴ現象の影響をクロックに遅延時間を設けることにより排除するが、その遅延時間によってホールド時間が増加させられることを防止するために、一方の記憶ノードへは、その記憶ノード及び全体のラッチモードからスルーモードへの移行が遅延させられるような前縁エッジ遅延クロックが入力される。 - 特許庁

In a HMW signal detector, a code determining part compares a basic wobble signal with a set reference level, detects a pulse representing the time shift analogously, and determines digitally a code value of the basic wobble signal from pulse width indicating a direction using a channel clock signal and a wobble clock signal generated in a PLL.例文帳に追加

ＨＭＷ信号検出器では、コード決定部が基礎ウォッブル信号と設定された基準レベルとを比較して、時間変化方向性を示すパルスをアナログ的に検出し、ＰＬＬで生成されたチャンネルクロック信号及びウォッブルクロック信号を用いて、方向性を示すパルス幅から前記基礎ウォッブル信号のコード値をデジタル的に決定する光ディスクドライブである。 - 特許庁

A frequency setting value for changing the frequency of a clock signal oscillated from an oscillation circuit 13 is stored in the nonvolatile memory 15 provided outside an LSI, when the frequency setting value is read from a clock signal with the initially set frequency oscillated from the oscillation circuit 13, it is stored in a dummy register 11.例文帳に追加

ＬＳＩの外部に設けられた不揮発性メモリ１５に、発振回路１３から発振されるクロック信号の周波数を変更するための周波数設定値が記憶されており、その周波数設定値が、発振回路１３から発振される初期設定された周波数のクロック信号によって読み出されると、ダミーレジスタ１１に格納される。 - 特許庁

The EX-OR circuit 21 outputs a detection signal when two enable signals s1 and s2 output from the teaching pendant 10 do not coincide with each other, and a counter circuit 22a decrements the count value set in a preset circuit 22b with clock pulse timing input from a clock pulse oscillation circuit 22c when the detection signal is input.例文帳に追加

ＥＸ−ＯＲ回路２１は教示ペンダント１０から出力される２つのイネーブル信号ｓ１，ｓ２が一致しない場合に検出信号を出力し、カウンタ回路２２ａは検出信号が入力されるとプリセット回路２２ｂに設定されているカウント値をクロックパルス発振回路２２ｃから入力されるクロックパルスのタイミングでデクリメントする。 - 特許庁

After a counter value is set to the predetermined number, a counter 7 subtracts one counter value each time one reference clock PS0 is counted, and when the counter value becomes "0", outputs a carry signal C-SEL (reference clock PS0 for one cycle) in an H level from a carry terminal 7d, and resets the above mentioned counter value to the above mentioned predetermined number.例文帳に追加

カウンタ７は、カウンタ値が所定数に設定された後、基準クロックＰＳ０を１つ計数する毎に１つカウンタ値を減算し、カウンタ値が「０」になると、ｃａｒｒｙ端子７ｄからＨレベルのキャリー信号Ｃ−ＳＥＬ（基準クロックＰＳ０の１周期分）を出力する共に、前記カウンタ値を前記所定数にリセットする。 - 特許庁

The timing generator 15 comprises an imaging rate control signal generator 13 for generating an imaging rate control signal synchronizing with a prescribed system clock from an imaging rate target value set signal, and an electronic shutter compatible device 14 for converting a rotary shutter aperture angle set signal to generate an electronic shutter control signal.例文帳に追加

そして、前記タイミングジェネレータ１５は、撮像レート目標値設定信号から所定のシステムクロックに同期した撮像レート制御信号を生成する撮像レート制御信号生成器１３と、ロータリシャッタ開口角設定信号を変換して電子シャッタ制御信号を生成する電子シャッタ互換器１４とを具備している。 - 特許庁

When display numerical value is set forward by a numerical value forward key in correcting a time code, predetermined information such as "CLOCK" is displayed after a predetermined numerical value, and real time information is set in a time code generator in response to that the display contents should be fixed in displaying the predetermined information.例文帳に追加

タイムコードの修正時において数値送りキーによる表示数値送りが行われるときに、所定の数値の次に「ＣＬＯＣＫ」などの所定情報を表示し、この所定情報の表示時に表示内容を確定すべき状態となったことに応じ、実時間情報をタイムコード発生器に設定する。 - 特許庁

When the digital television broadcast receiver is manufactured, the input value of the controlled voltage generator 12 when the frequency of the system clock signal generated by the VCXO 11 generates reaches 27 MHz as a set value is checked, and this input value is previously written to a nonvolatile memory and made freely readable as a set input value 17 at a proper time.例文帳に追加

ディジタルテレビ放送受信機の製造時では、ＶＣＸＯ11の生成するシステムクロック信号の周波数が設定値の２７ＭＨｚとなる時の制御電圧生成器12の入力値を調べ、この入力値を不揮発メモリにあらかじめ書き込み、かつ適時、設定入力値17として読出し自在としておく。 - 特許庁

Then, an estimated frequency of the wobble signal to which synchronization is performed out of the identified each oscillation characteristics is set as an approximate center of the frequency region that can be oscillated in the oscillation characteristics, and an oscillation characteristic having a little gain is set to the voltage controlled oscillator 16, thereby the clock being generated.例文帳に追加

そして、この同定された各発振特性のうち、同期の対象とするウォブル信号の想定される周波数がそれら発振特性において発振可能な周波数範囲の略中心となって且つ、ゲインのより小さい発振特性が前記電圧制御発振器１６に設定されてクロックの生成が行われる。 - 特許庁

Time of the documents is certified by receiving and storing by the information equipment from the time certification server time certification data enabling to certify that the present time set in a clock device of the information equipment is correctly set and by adding the time certification data to the document prepared on the information equipment by a user of the information equipment.例文帳に追加

情報機器の時計装置に設定された現在時刻が正しく設定されていることを証明できる時刻証明データを時刻証明サーバから情報機器が受信、記憶し、情報機器の使用者が前記情報機器上で作成した文書に時刻証明データを追加することで、文書の時刻証明を行う。 - 特許庁

To prevent a date and time of a clock used for determination of a date and time of acquisition of biological information from being wrongly set or gradually getting faster or slower and correctly set the clocks of a biological information acquisition means arranged in a plurality of locations in different time zones to local dates and times in a health management system.例文帳に追加

本発明は、健康管理システムにおいて、生体情報の取得日時の決定に用いられる時計の日時が誤って設定されたり次第にずれたりするのを防止すると共に、タイムゾーンが異なる複数の場所に配置された生体情報取得手段の時計を現地日時に正しく合わせることを課題とする。 - 特許庁

That is, the time difference between the time shown by the clock device and the setting desired time at the time the desired setting time is set is calculated, the time interval from the time stored in a set time register 10 to the desired setting time is calculated and the calculated time difference is divided by the calculated time.例文帳に追加

すなわち、設定希望時刻が設定された時点に本時計装置の示す時刻と設定希望時刻との時間差を算出するとともに、設定時刻レジスタ１０に記憶された時刻から設定希望時刻までの時間を算出し、算出された時間差を算出された時間で除算する。 - 特許庁

The clock frequency of the respective control signals Sa and Sb for controlling the generation of the gradient magnetic field and a high frequency magnetic field is set higher than the frequency band of the reception band Rb of the MR signals m, is set to 500 kHz higher than 400 kHz of the reception band Rb of the MR signals m for instance.例文帳に追加

傾斜磁場及び高周波磁場の発生を制御する各コントロール信号Ｓａ、Ｓｂのクロック周波数をＭＲ信号ｍの受信帯域Ｒｂの周波数帯域よりも高く設定、例えばＭＲ信号ｍの受信帯域Ｒｂの４００ｋＨｚよりも高い５００ｋＨｚに設定する。 - 特許庁

The frequency of the superposed high frequency current is set so that f1>f2×N (N=1, 2, 3, etc.), when the frequency is f1 and the pixel clock is f2, and the frequency f1 of the high frequency current is set greater than the frequency f3 at which the gain of the intensity modulation of the semiconductor laser 1 becomes 0 dB.例文帳に追加

この時、重畳する高周波電流の周波数をｆ１、画素クロックの周波数をｆ２とすると、ｆ１＞ｆ２×Ｎ（Ｎ＝１、２、３、・・・）に設定すると共に、半導体レーザ１の強度変調のゲインが０ｄＢとなる周波数ｆ３よりも高周波電流の周波数ｆ１を大きく設定する。 - 特許庁

A PBX control unit 12 of the key telephone device (PBX) 10 is provided with: a PBX electric power control unit 121; a clock 122; a timer 123; a dedicated (specified) telephone set control unit 124; an operation part 125; and an information memory 126.例文帳に追加

ボタン電話装置（ＰＢＸ）１０のＰＢＸ制御部１２は、ＰＢＸ電源コントロール部１２１、時計部１２２、タイマ部１２３、専用（特定）電話機制御部１２４、演算部１２５および情報記憶部１２６を備えている。 - 特許庁

On the occasion of testing the two variable delay circuits 3 and 17, the delay time for testing is set on the circuits 3 and 17 and the reference clock signal delayed through the reference variable delay circuit 3 is input to the strobe variable delay circuit 17.例文帳に追加

両可変遅延回路３，１７のテストの際、当該回路３，１７にはテスト用遅延時間が設定され、基準可変遅延回路３を経て遅延された基準クロック信号はストローブ可変遅延回路１７に入力される。 - 特許庁

To provide a clock generation circuit and an optical disk device which can set up a position for a phase window accurately, realize normal phase comparison and cover a mask accurately even to phase comparison results due to defect, and the like.例文帳に追加

的確に位相窓の位置を設定でき、正常な位相比較を実現でき、しかもディフェクト等による位相比較結果に対しても的確にマスクをかけることが可能なクロック生成回路および光ディスク装置を提供する。 - 特許庁

To provide a chip set having a simple data interface even when two systems when hand-over simultaneously occur by stopping the function of a modem operating at a high clock rate in a short time by reducing the number of the chips.例文帳に追加

チップ数を減少させ、高レートクロックで動作するモデム部の機能停止を短時間で行い、ハンドオーバー時における二つのシステムを同時起動させる場合でも、データインターフェースが簡単であるデュアルモード端末用チッピセットを提供する。 - 特許庁

When the image processing apparatus is stopped, a reset signal is output from the CPU to the image processing circuit to set the output line of the image processing circuit to a low level or high impedance state, and a clock signal supplied to the image processing circuit is stopped.例文帳に追加

画像処理装置の停止時に、ＣＰＵから画像処理回路にリセット信号を出力して画像処理回路の出力ラインをロウレベルまたはハイインピーダンス状態とし、画像処理回路に供給するクロック信号を停止する。 - 特許庁

The control apparatus including a clock control circuit 300 performs data transfers as a host or a peripheral under a state that the control apparatus is set on a first device operable with a self power supply or on a second device operable with a bus power supply.例文帳に追加

クロック制御回路３００を含むデータ転送制御装置は、セルフパワー電源で動作する第１のデバイス又はバスパワー電源で動作可能な第２のデバイスに設定された状態で、ホスト又はペリフェラルとしてデータ転送を行う。 - 特許庁

An optical switch node specifies a destination communication node based on the control signal and if a path is already set to that communication node, the real data signal can be transmitted as it is without requiring a clock reproducing time.例文帳に追加

光スイッチノードは制御信号に基づいてあて先の通信ノードを特定し、既にその通信ノードに対してパスが設定されていれば、クロック再生時間を要することなく、実データ信号をそのまま伝送することができる。 - 特許庁

A correction time to be stored in registers 32, 42 can be set simply as N×t0; each slave unit determines current time information from the time information stored in the time synchronous frame and the correction time; and corrects its own internal clock.例文帳に追加

レジスタ３２，４２に格納する補正時間は、Ｎ×ｔ０と簡単に設定でき、スレーブユニットは、時間同期フレームに格納された時刻情報と補正時間から現在の時刻情報を求め、自己の内部時計を補正する。 - 特許庁

A determination circuit 21 determines the order of activation of the clock signals CLK and CLK correspondent to the activation of the initialization signal IRS to set the levels of first and second voltage signals Vn and Vr, based on the result of the determination.例文帳に追加

判定回路２１は、初期化信号ＩＲＳの活性化に応じて、クロック信号ＣＬＫ，／ＣＬＫの活性化の順番を判定し、その判定結果に基づいて第１および第２電圧信号Ｖｎ，Ｖｒのレベルを設定する。 - 特許庁

A first programmable frequency divider 40 and a second programmable frequency divider 42 divide the frequency of an external clock signal CKext inputted from the outside with a first frequency dividing ratio n1 and a second frequency dividing ratio n2 set thereto, respectively and output results.例文帳に追加

第１プログラマブル分周器４０、第２プログラマブル分周器４２は、外部から入力された外部クロック信号ＣＫｅｘｔを、それぞれに設定された第１分周比ｎ１、第２分周比ｎ２で分周して出力する。 - 特許庁

The broadcast receiving processing section 56 sets a threshold corresponding to presence of a camera clock at said tuning frequency, issues a mute command on the basis of the comparison of the set threshold with the level and mutes an audio signal.例文帳に追加

放送受信処理部５６は前記選局周波数におけるカメラクロックの有無に応じたしきい値を設定し、当該設定されたしきい値と前記レベルとの比較に基づいてミュート指令を発して音声信号をミュートする。 - 特許庁

Counter circuits 41 and 42 each have a certain value as a default value, set the value to start countdown, and output Low as a control signal CLKENB to corresponding clock buffers 24 and 34 when the counter value becomes "0".例文帳に追加

カウンタ回路４１，４２はある値をデフォルト値として持ち、その値をセットしてカウントダウンを始め、カウンタ値が「０」になったところで、対応するクロックバッファ２４，３４に対して制御信号ＣＬＫＥＮＢとしてＬｏｗを出力する。 - 特許庁

The awakening system 1 includes: an illumination part 2; a controller 4; an interface 5 for inputting a wakeup set time, etc.; an arithmetic part 6 for computing an illumination start time; a clock part 7; and a sensor 8 for detecting body motion.例文帳に追加

覚醒システム１は、照明部２と、制御部４と、起床設定時刻等を入力されるインタフェース部５と、照明開始時刻を算出する演算部６と、時計部７と、体動を検出するセンサ部８とを備えている。 - 特許庁

A phase between the overlapping period start position of the larger among the first phase and the fourth phase and the overlapping period end phase of the smaller among the second phase and the third phase is set as a phase of the quantization clock.例文帳に追加

第１の位相と第４の位相のうち大きい方の重複期間開始位置と第２の位相と第３の位相のうち小さい方の重複期間終了位置との間の位相を量子化クロックの位相として設定する。 - 特許庁

When gas is ignited, infrared rays emitted from a flame are detected by an optical sensor or heat generated from the flame is detected by a temperature sensor to start a clock, and an alarm is given with sounds and light in response to the passage of a set time.例文帳に追加

ガスが燃焼したとき、炎から発生する赤外線を光センサーで、または炎から発生する熱を温度センサーで検出し、時計をスタートさせ、設定した時間が経過すると、音と光で警報を発します。 - 特許庁

Also, in the circuit 16, a sampling timing is set at a frequency two times the WST data clock (horizontal synchronization frequency fH×888) to sample a piece of WST data twice at positions with different phases.例文帳に追加

また、ＷＳＴ検出回路１６では、サンプリングタイミングをＷＳＴデータクロックの２倍（水平同期周波数ｆ__Ｈ×８８８）の周波数に設定しておき、１つのＷＳＴデータに対して位相が異なる位置で２回サンプリングする。 - 特許庁

A serial parallel conversion circuit 3 changes a sampling interval of communication data 4 for each bit on the basis of the data shift signal 120 to set a sampling interval in more details than an integer multiple of an operating clock 110 thereby enhancing a maximum baud rate.例文帳に追加

このデータシフト信号１２０を元に、直列並列変換回路３による通信データ４のサンプリング間隔をビット毎に切替えて、動作クロック１１０の整数倍より細かなサンプリング間隔を設定し最大ボーレートを向上する。 - 特許庁