「set clock」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

In an information processor 100 where CPU 101a processing information is installed so that it can be attached to detached from the processor 100, the inner clock frequency of the CPU 101a is set and the operation condition of a temperature rise suppression operation executed in a temperature rise suppression means is decided in accordance with the inner cock frequency of CPU 101, which is set.例文帳に追加

情報を処理するＣＰＵ１０１ａが着脱可能に装着された情報処理装置１００において、ＣＰＵ１０１ａの内部クロック周波数を設定し、この設定されたＣＰＵ１０１ａの内部クロック周波数に応じて、昇温抑制手段で実行される昇温抑制動作の動作条件を決定する。 - 特許庁

This watchdog timer 2 includes: a counter 11 for counting a clock signal; and a means 12 for controlling the counter 11 according to a standby request signal as an instruction signal to set a microcomputer 1 to a standby state and an inhibit signal configured of the logical sum of a standby status signal showing that the microcomputer 1 is set to the standby state.例文帳に追加

本発明に係るウォッチドッグタイマ２は、クロック信号をカウントするカウンタ１１と、マイクロコンピュータ１をスタンバイ状態にする指示信号としてのスタンバイ要求信号、及びマイクロコンピュータ１がスタンバイ状態にあることを示すスタンバイ・ステータス信号の論理和からなるインヒビット信号により、カウンタ１１を制御する手段１２とを備える。 - 特許庁

To suppress variation in a period length of a lighting period or a reading period due to frequency variation of spread spectrum clocking even when the lighting period or the reading period is set to a desired period length in an image reading device in which the lighting period or the reading period is set by using the clock number of spread spectrum clocking.例文帳に追加

スペクトラム拡散クロックのクロック数を用いて前記点灯期間または前記読取期間を設定する画像読取装置において、点灯期間または読取期間を所望の期間長とした場合であっても、スペクトラム拡散クロックの周波数の変動による前記点灯期間または前記読取期間の期間長の変動を抑制すること。 - 特許庁

A clock device 1 is provided on a vehicle having a navigation device and GPS time information B is extracted out of GPS information signal input from a GPS antenna 12 by a data analyzer circuit 16 provided in a GPS receiver 14 and an off-set value A is set by the operation of an input device 20.例文帳に追加

本発明の実施例の時計装置１は、ナビゲーション装置を備えた車両に設けられており、ＧＰＳアンテナ１２から入力されるＧＰＳ情報信号の中から、ＧＰＳ受信機１４に備えられたデータ解析回路１６によりＧＰＳ時刻情報Ｂが抽出され、入力装置２０の操作によりオフセット値Ａが設定される。 - 特許庁

Further, in the best mode, supply of a clock to a data output circuit 40 is started after the number of clocks corresponding to cache latency set after receiving a read-command in a read-state after receiving a read- command, and after output of read-out data from a data output circuit 40 is started, stopped after the number of clocks corresponding to set burst length.例文帳に追加

更に、最良の形態においては、データ出力回路へのクロックの供給を、リードコマンド受信後のリード状態において、リードコマンドを受領してから、設定されたキャスレイテンシに対応するクロック数後に開始し、前記データ出力回路からの読み出しデータの出力が開始した後、設定されたバーストレングスに対応するクロック数後に停止する。 - 特許庁

To provide a data processor including an external bus interface function which can easily set delay in clock-synchronized data reading from a plurality of external devices having different analog characteristics of external interfaces respectively, has high adaptability and can quickly switch delay time.例文帳に追加

外部インタフェースのアナログ特性が異なる複数の外部デバイスに対するクロック同期のデータリードにおける遅延設定が容易で融通性も高く、遅延時間の切換えを高速に行なうことができる外部バスインタフェース機能を備えたデータプロセッサを提供する。 - 特許庁

Used segment determining parts (115, 117) for extracting the number of segments from the extracted information and a target packet processing part (106) for processing the target packet included in the output signal of the tuner according to the set clock signal are provided.例文帳に追加

上記抜き出された情報より、セグメント数を抽出する使用セグメント数判定部（１１５，１１７）と、設定されたクロック信号に従って、上記チューナの出力信号に含まれる視聴対象パケットを処理する視聴対象パケット処理部（１０６）とを設ける。 - 特許庁

To provide a semiconductor integrated circuit processing clock supply control to a peripheral circuit block by a flexible and integrative method, and allowing generation of an efficient low-power-consumption control program by use of an interrupt set in the peripheral circuit block.例文帳に追加

周辺回路ブロックに対するクロック供給制御を柔軟かつ統合的な方法で処理し、かつ周辺回路ブロックに設定された割り込みを利用し、効率の良い低消費電力制御プログラムを作成できる半導体集積回路を提供する。 - 特許庁

Further, an interlock signal is available, and transmitted from the retrieval port to the maintenance port to set the time when the data is written to and read out of the content addressable memory, and consequently the retrieval operation is continuous in the respective clock cycles without being interrupted.例文帳に追加

また、インターロック信号が備えられており、検索ポートからメンテナンスポートに伝送されることにより、コンテントアドレサブルメモリに対してデータの書き込みおよび読み出しを実行すべき時を設定し、この結果、検索動作が中断することなく各クロックサイクルで継続する。 - 特許庁

The present invention gives a low-cost, highly safe, and environment-friendly wake-up device which is simply installed by the window, which causes an alarm clock to make a noise at a time set by a reservation timer, and which causes a curtain or a window shade to be automatically opened by rotation of a motor.例文帳に追加

本発明によれば、窓際に簡単に設置するだけで、予約タイマーで設定した時間に目覚まし時計が鳴り、モーターの回転によって自動でカーテンやブラインドが開く、低コストで安全性が高く、環境に配慮した目覚まし装置が提供される。 - 特許庁

To provide an analog electronic clock which can complete fast-forwarding operation in a short time without complicating constitution of timing control in the case when a plurality of pointers are fast-forwarded by a plurality of step motors for which different fast-forwarding speeds are set.例文帳に追加

異なる早送り速度が設定されている複数のステップモータによって複数の指針を早送りする場合に、タイミング制御の構成を複雑にすることなく、短い時間で早送り動作を完了することのできるアナログ電子時計を提供する。 - 特許庁

The control circuit 10a also includes an RS-flip-flop circuit 16 which shifts to a set state in response to an L-level clock signal CLK from an oscillator 15, and shifts to a reset state in response to the L-level output signal SG2 from the comparator 11.例文帳に追加

また、制御回路１０ａは、発振器１５からのＬレベルのクロック信号ＣＬＫに応答してセット状態に遷移し、比較器１１からのＬレベルの出力信号ＳＧ２に応答してリセット状態に遷移するＲＳ−フリップフロップ回路１６を備える。 - 特許庁

The correction quantities can individually be set by making an OB pixel integrating circuit discriminate a field from a vertical synchronizing signal transmitted from a synchronizing signal generator, a horizontal line from a horizontal synchronizing signal, and the color of one pixel from a clock pulse.例文帳に追加

同期信号発生器により伝送される垂直同期信号ＶＤよりフィールドを、水平同期信号より水平ラインを、クロックパルスより１画素のカラーをＯＢ画素積分回路に識別させることによって各々独立に補正量を設定することができる。 - 特許庁

The timing control section 15 subtracts the number of clocks equivalent to the response period from number of clocks equivalent to A/D conversion and sets the result and outputs a first-out comparison end signal 20 after the lapse of the set clock number, after the A/D conversion is started.例文帳に追加

タイミングコントロール部１５は、Ａ／Ｄ変換に相当するクロック数からレスポンス期間に相当するクロック数を減算して設定し、Ａ／Ｄ変換がスタートしてから設定されたクロック数分経過した後に先出し比較終了信号２０を出力する。 - 特許庁

Without using a constant test sequence at all times when a test pattern to be set in a shift register at the test is scanned in and the results of the test to be observed are scanned out, by limiting clock phases to be effective in each shift step into one, the problem of the skews are avoided.例文帳に追加

テスト時のシフトレジスタに設定するテストパタンをスキャンインしたり、観測すべきテスト結果をスキャンアウトする際に、常に一定のシフトシーケンスを用いるのではなく、各シフトステップで有効とするクロック相を１つに限定することで、スキューの問題を回避する。 - 特許庁

In this clock generation system, frequency division ratios are dispersed to frequency dividers of the respective PLL circuits and the frequency division ratios of the respective PLL circuits are so set that S/N's of at least the 2nd and succeeding PLL circuits are not determined by the S/N of the noise floor.例文帳に追加

このクロック生成システムで、各ＰＬＬ回路の分周器に分周率を分散させ、複数のＰＬＬ回路の各々の分周率を、少なくとも２段目以降のＰＬＬ回路のＳ／ＮがノイズフロアのＳ／Ｎで決定されない分周率に、設定する。 - 特許庁

When a code amount am0 is less than a set code amount TGT at which radiation interference can be allowable, the code amount am0 is compared with thresholds AM0 to AM2 and a clock frequency is changed to a lower frequency according to the code amount am0.例文帳に追加

符号量ａｍ０が輻射妨害を許容できるもの以下にできる設定符号量ＴＧＴ以下の場合には、符号量ａｍ０がしきい値ＡＭ０〜ＡＭ２と比較され、符号量ａｍ０に応じてクロック周波数がより低いものに変更される。 - 特許庁

To provide a semiconductor integrated circuit which can be suitably used for a measurement device, such as a semiconductor integrated circuit testing set and the like, in which junction temperature and jitters hardly fluctuate, even if the frequency of an inputted clock fluctuates, and high accuracy is demanded on time.例文帳に追加

入力されるクロックの周波数が変動してもジャンクション温度及びジッタが殆ど変動せず、時間的に高い精度が要求される半導体集積回路試験装置等の測定装置で用いて好適な半導体集積回路を提供する。 - 特許庁

The video display device has a memory means storing two or more pieces of viewing angle adjustment data, such as a scan conversion rate and sampling clock frequency set by a user with respect to a combination of the same horizontal/vertical synchronization frequency, like WXGA and XGA, in the video signals.例文帳に追加

映像信号でＷＸＧＡとＸＧＡのような同一の水平/垂直同期周波数の組み合わせに対し、ユーザーが設定したスキャン変換率やサンプリングクロック周波数などの画角調整データを２つ以上記憶するメモリ装置を有する。 - 特許庁

In addition, when the low power consumption mode is set by the low power consumption mode setting means and a command accompanied with data transfer is received from a host device, the control means increases the clock of the controller of the packet interface and transfers data by the data transfer means.例文帳に追加

更に、低消費電力モード設定手段により低消費電力モードに設定された際、ホスト装置からデータ転送を伴うコマンドを受けた場合、制御手段はパケットインターフェースのコントローラのクロックを上げ、そしてデータ転送手段によりデータを転送する。 - 特許庁

When a frequency division request signal GREG to reduce the frequency of the clock signal CLK is given, GREQ becomes larger than GEAR both comparison result signals CP1 and CP2 becomes "L" and the frequency division set signal GEAR is successively selected in a selector 34.例文帳に追加

クロック信号ＣＬＫの周波数を下げるような分周要求信号ＧＲＥＱが与えられると、ＧＲＥＱ＞ＧＥＡＲとなって比較結果信号ＣＰ１，ＣＰ２は共に“Ｌ”となり、セレクタ３４では、分周設定信号ＧＥＡＲが引き続いて選択される。 - 特許庁

The timing for writing image on the photoreceptor 8 is decided, based on a counted value set by each deflectingly reflecting surface of the mirror 5 by counting a reference clock from the time of the laser beam reflected by the front deflecting reflection surface of the mirror 5 being detected.例文帳に追加

感光体８に対する像書込みタイミングは、ポリゴンミラー５の前方の偏向反射面により反射されたレーザ光を検出した時点からの基準クロックをカウントし、ポリゴンミラー５の偏向反射面毎に定められたカウント値に基づき決定される。 - 特許庁

When data are recorded with not equimultiple but integer multiple of the rated sampling frequency, an operation clock frequency to be supplied to the sampling rate converter 2 is set to the integer multiple of a standard frequency matched with the rated sampling frequency.例文帳に追加

記録データの定格のサンプリング周波数の等倍でない整数倍で記録する際にサンプリングレートコンバータ２に供給する動作クロックの周波数を定格のサンプリング周波数に合わせた標準の周波数の前記整数倍に設定するようにしている。 - 特許庁

A first hydrogen generation consumption factory 2, a second hydrogen generation consumption factory 3 and a hydrogen generation factory 4 of the hydrogen plant 1 include data processors 51, 54 and 57 having standard clocks 518, 548 and 578 in which times are set to the same standard clock.例文帳に追加

水素プラント１の第１の水素発生消費工場２、第２の水素発生消費工場３、水素発生工場４に、同一の標準時計に日時が合わされた標準時計５１８，５４８，５７８を有するデータ処理装置５１，５４，５７を設けた。 - 特許庁

The CPU2 reflects a secular change in a resistance value of a resistor R1 in a CR oscillator 14 by measuring the terminal voltage of the resistor 22, and corrects the multiplication number set value FMULR of a clock signal CLK of a CR oscillation circuit 8 on the basis of that change.例文帳に追加

ＣＰＵ２は、抵抗器２２の端子電圧を測定することでＣＲ発振器１４内の抵抗器Ｒ１の抵抗値の経年変化を反映し、この変化に基づいてＣＲ発振回路８のクロック信号ＣＬＫの逓倍数設定値ＦＭＵＬＲを補正する。 - 特許庁

A clock control circuit 105 accordingly outputs a control signal C to set on a switch 96, which in turn applies an output voltage N of a regulator 95 to a resistor 97 to reduce the resistance value of variable resistance means of the regulator 95 below that in an unloaded state.例文帳に追加

このとき、クロック制御回路１０５から制御信号Ｃが出力され、スイッチ９６がオン状態となり、レギュレータ９５の出力電圧Ｎが抵抗９７に印加され、レギュレータ９５の可変抵抗手段の抵抗値が無負荷状態のときよりも低下する。 - 特許庁

When the divided clock signals are inputted into DFFs 1, 2, and 3 constituting in a dividing circuit, the gm of the N-type or P-type MOS transistor can be set higher than in the conventional cases, so that a single-phase clock drive dividing circuit can be improved much further in frequency characteristics than the conventional.例文帳に追加

単相クロックＣＬＫ０をそれぞれｎＭＯＳトランジスタ駆動用クロック信号ＣＬＫ１及びｐＭＯＳトランジスタ駆動用クロック信号ＣＬＫ２に分割し、分割されたクロック信号を分周回路を構成するＤＦＦ１、２、３回路に入力すると、ｎ型、ｐ型のＭＯＳトランジスタのそれぞれのｇｍを従来よりも大きく設定するので、分周の周波数特性を従来よりも大幅に伸ばすことが可能となる。 - 特許庁

To provide a clock indication device including rotation analogue indicator members (21), a first counter wheel set (38) and a second counter wheel set (44) indicating two amounts of which positions should be displayed by the indicator members (21), respectively, and a switch mechanism (40) having a manual controller (23) for indicating the first or second amount selectively through the indicator members.例文帳に追加

回転アナログインジケータ部材（２１）と、それらの位置が前記インジケータ部材（２１）によって表示されるべき２つの量をそれぞれ表す、第１のカウンター用車セット（３８）および第２のカウンター用車セット（４４）と、インジケータ部材を介して第１または第２の量を選択的に表示するための、手動制御器（２３）を有する切換え機構（４０）とを含む時計表示デバイスを提供すること。 - 特許庁

This DDR SDRAM is provided with a test mode entry signal generating circuit making a test mode entry signal TMODE a 'H' level in accordance with that a first command CMDA, a second command CMDB, a test mode entry set command TMESA, a third command CMDC, and a test mode register set command TMRSA are inputted continuously synchronizing with a rise edge of a clock signal CLK.例文帳に追加

このＤＤＲ ＳＤＲＡＭは、第１コマンドＣＭＤＡ、第２コマンドＣＭＤＢ、テストモードエントリセットコマンドＴＭＥＳＡ、第３コマンドＣＭＤＣ、およびテストモードレジスタセットコマンドＴＭＲＳＡがクロック信号ＣＬＫの立上がりエッジに同期して連続的に入力されたことに応じてテストモードエントリ信号ＴＭＯＤＥを「Ｈ」レベルにするテストモードエントリー信号発生回路を備える。 - 特許庁

By changing the generation timing of the latch signal ALATZ according to a set-up time to the clock signal CLK of the input signal ADD, reduction of a standby current is made to be compatible with prevention of a malfunction of the semiconductor memory by erroneous latch of the input signal ADD caused by insufficient setup.例文帳に追加

入力信号ＡＤＤのクロック信号ＣＬＫに対するセットアップ時間に応じて、ラッチ信号ＡＬＡＴＺの生成タイミングを変えることで、スタンバイ電流の削減と、セットアップ不足による入力信号ＡＤＤの誤ラッチによる半導体メモリの誤動作の防止とを両立できる。 - 特許庁

At first, a net list 101 is inputted, and the maximum and minimum values of delay coefficients corresponding to the characteristics of respective clock paths at a data transmission side FF and a data reception side FF are set by a path-categorized delay coefficient setting process 104, and a timing analysis process 106 is executed.例文帳に追加

まず、ネットリスト１０１を入力とし、パス別遅延係数設定工程１０４によりデータ送り側ＦＦとデータ受け側ＦＦのクロックパスにそれぞれのパスの特徴に応じた遅延係数の最大値と最小値を設定し、タイミング解析工程１０６を行う。 - 特許庁

Then click logs meeting previously set conditions as logs possibly corresponding to click spam are selected based upon totaling results, a click log selected out of them is accepted, and a discrimination function capable of discriminating a clock log corresponding to click spam is calculated.例文帳に追加

そして、集計結果に基づいてクリックスパムに該当する可能性があるものとして予め設定された条件に該当するクリックログを選別し、この中から選択されたクリックログを受け付けて、クリックスパムに該当するクリックログを判別可能な判別関数を算出する。 - 特許庁

Since the luminance can be obtained by time integrating light emission response, the minimum time resolution in the one scanning period can be roughly set and the need for increasing a clock speed can be eliminated when the one period is provided with the above luminance increasing period or the luminance lowering period.例文帳に追加

輝度は発光応答を時間積分することで求められるので、前記した輝度上昇期間もしくは輝度下降期間を持たせた場合には、一走査期間における最小時間分解能を荒く設定することができ、クロックスピードを上げずに済ませることができる。 - 特許庁

The level relation of voltages between the clock signals VCK1 and VCK2 is inverted once at least during one cycle and even when the VCK1-VCK2 is positive or negative, the state of the serial negative resistor circuit corresponding to an input current IIN is set so that (N+1) states can exist.例文帳に追加

クロック信号ＶＣＫ１，ＶＣＫ２は、電圧の大小関係が一周期の間に少なくとも１回逆転し、かつＶＣＫ１−ＶＣＫ２が正負いずれの場合も、入力電流ＩＩＮに応じた直列負性抵抗素子回路の状態がＮ＋１個存在するように設定される。 - 特許庁

To provide an event detecting circuit which makes it possible to observe a desired state by obtaining the execution timing of one of instructions with previously set addresses and generating an interruption for debugging for a pipeline system processor on which instructions are executed with one clock.例文帳に追加

１クロックで複数命令が実行されるパイプライン方式のプロセッサにおいて、予め設定されたアドレスで複数の命令のいずれかの命令の実行タイミングをとらえてデバッグ用割込みを発生させ所望の状態を観測可能とするイベント検出回路の提供。 - 特許庁

This game machine is equipped with a clock means 90 which directly receives a standard time transmitted from the standard time signal office, or indirectly obtains the standard time, and a setting switch 95a for time setting, a time switching switch 95b, and a minute switching switch 95c which can set an arbitrary time by a game player.例文帳に追加

標準時報局より送信される標準時刻を直接受信する、或いは間接的に入手する時計手段９０と、遊技者により任意の時刻を設定可能な時刻設定用の設定スイッチ９５ａ、時間切り替えスイッチ９５ｂ、分切り替えスイッチ９５ｃとを備える。 - 特許庁

The vehicle charging system configured for charging an on-vehicle battery MB using a commercial power source 8 includes: a charger 42 for charging the battery MB; and a control device 30 for controlling the charger 42 on the basis of charge completion clock time set by a user.例文帳に追加

商用電源８から車載のバッテリＭＢを充電できるように構成された車両の充電システムは、バッテリＭＢを充電する充電器４２と、ユーザにより設定された充電終了時刻に基づいて充電器４２を制御する制御装置３０とを備える。 - 特許庁

A time server setting section 104 retrieves the time server by broadcast transmission to the network 250 to set the time server of the acquisition destination of current time information for adjusting the clock means 112, and sets the time server responding first as the time server of the acquisition destination temporarily.例文帳に追加

タイムサーバ設定部１０４は、時計手段１１２を調整するための現在時刻情報の取得先のタイムサーバを設定するために、ネットワーク２５０に対してブロードキャスト送信でタイムサーバの検索を行い、最初に応答のあったタイムサーバを取得先のタイムサーバとして仮設定する。 - 特許庁

Therefore, even when the frequency of the reference clock is switched and the charging time periods of capacitors C1 and C2 are changed, the maximum charging voltages of the capacitors C1 and C2 can be set at a half of a chargeable voltage, so that the normal PWM waveform can be outputted.例文帳に追加

従って、基準クロックの周波数が切り換えられ、コンデンサＣ１，Ｃ２の充電時間が変化した場合にも、コンデンサＣ１，Ｃ２の最大充電電圧を充電可能電圧の１／２の電圧に設定することができ、正常なＰＷＭ波形を出力することができる。 - 特許庁

To flexibly set, in a microcomputer having a function of changing the level of an output terminal in a sleep mode where the clock of a CPU is stopped, the time for the change of the level of the output terminal and the time between the change of the level of the output terminal and the recovery from the sleep mode.例文帳に追加

ＣＰＵのクロックが停止しているスリープモードにおいて出力端子のレベルを変える機能を有するマイクロコンピュータにおいて、出力端子のレベルを変えるまでの時間と出力端子のレベルを変えてからスリープモードを解除するまでの時間を自在に設定できるようにする。 - 特許庁

As shown in Fig. 1, the manner mode setting system related to the style 1 is almost composed of a manner mode time setting part 10, a clock function part 20, a CPU part 30 and a manner mode setting part 40 and the manner mode time setting part 10 stores manner mode set time and manner mode cancel time.例文帳に追加

図１に示すように、本実施の形態１に係るマナーモード設定システムは、マナーモード時刻設定部１０と時計機能部２０とＣＰＵ部３０とマナーモード設定部４０とから概略構成され、マナーモード時刻設定部１０では、マナーモード設定時刻とマナーモード解除時刻とが記憶される。 - 特許庁

When design is supported to satisfy the timing restriction imposed to the enable logic while take account of the delay time of clock signal, timing restriction which reflects the delay time from a gated buffer to a register accurately can be set with respect to the enable logic.例文帳に追加

そこでクロック信号の遅延時間を考慮しながら、イネーブル論理に課されるタイミング制約を満たすような設計を支援するようにすることにより、ゲーテッドバッファからレジスタまでの遅延時間を的確に反映したタイミング制約をイネーブル論理に対して設定することができる。 - 特許庁

Since a time when the presence of the inputted musical sound signal is detected by the detection means M102 is set to be a performance starting timing, a tempo clock outputted from a tempo generation means M107 is automatically matched with this performance starting timing in this case.例文帳に追加

また、入力される楽音信号の有無が楽音信号検出手段Ｍ１０２によって検出された時刻を以って演奏開始タイミングとしているのでこのときにはテンポ発生手段Ｍ１０７から出力されるテンポクロックがこの演奏開始タイミングに自動的にあわせられる。 - 特許庁

An operation mode setting circuit 20 receives a test signal TEST, a reset signal RESET, and an external clock CLK from terminals 12, 14, and 16 respectively, sets an operation mode for the semiconductor integrated circuit 10, and outputs an operation mode setting signal SET<0:n-1> of a bit length n to a decoder 22.例文帳に追加

動作モード設定回路２０は、端子１２，１４，１６からそれぞれテスト信号ＴＥＳＴ，リセット信号ＲＥＳＥＴおよび外部クロックＣＬＫを受け、半導体集積回路１０の動作モードを設定し、ｎビット長の動作モード設定信号ＳＥＴ＜０：ｎ−１＞をデコーダ２２へ出力する。 - 特許庁

When a power supply for the imaging apparatus 10 is turned on and an operation mode of the imaging apparatus 10 is set at an imaging mode, the present time is acquired from a built-in clock 82 (step S90) and whether schedule information corresponding to the present time is registered is determined (step S92).例文帳に追加

撮像装置１０の電源がオンされ、撮像装置１０の動作モードが撮像モードに設定されると、内蔵時計８２から現在の時刻が取得され（ステップＳ９０）、現在の時刻に対応するスケジュール情報が登録されているかどうか判定される（ステップＳ９２）。 - 特許庁