「set clock」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The operation mode setting device includes an operation mode set control part which determines phases of a reference clock and a feedback clock, and generates a fixation delaying signal, and an operation mode setting part which responds to a phase comparison signal and a pulse signal by controlling a reset signal and the fixation delaying signal, and generates a fixation completing signal.例文帳に追加

本発明の動作モード設定装置は、基準クロックとフィードバッククロックの位相を判別して固定猶予信号を生成する動作モード設定制御部およびリセット信号と前記固定猶予信号の制御によって位相比較信号とパルス信号に応答して固定完了信号を生成する動作モード設定部を含む。 - 特許庁

The alarm clock 1 displays current time on a time display part 12 and the alarm time set up on an alarm time display part 13 generates alarm signals controlled by a clock control part 11 when the current time coincides with the alarm time, and provides time service by a buzzer or the like via an output part 15 for alarms.例文帳に追加

目覚し時計１は、時計制御部１１に制御されて時刻表示部１２に現在時刻を表示し、目覚し時刻表示部１３に設定された目覚し時刻を表示し、現在時刻と目覚し時刻とが一致した時にアラーム信号を発し、アラーム出力部１５を介してブザー等による報時を行う。 - 特許庁

To provide an electronic clock capable of determining the pointer position without increasing circuits during a period from stop of internal circuits of an electronic clock caused by lowering of a supply voltage to operation reset by charging, realizing arrangement of a generating set and the pointer position having excellent charging efficiency, and using effectively the capacity of a secondary battery.例文帳に追加

電源電圧の低下による電子時計の内部回路の停止から充電による動作復帰にかけて、回路を増加させることなく指針位置を決定し、充電効率の良い発電装置と指針位置の配置を実現し、２次電池の容量を有効に使用する電子時計を提供すること。 - 特許庁

After sequentially shifted signals are set in each scan register in synchronism with a scan clock, the output signal and the inverted signal of the scan register are alternately outputted, and output signals of an internal circuit operating according to the alternately outputted output signal and inverted signal are held in the scan register in synchronism with the scan clock.例文帳に追加

スキャンクロックに同期して、信号を順次シフトして各々のスキャンレジスタに設定した後、スキャンレジスタの出力信号と反転信号を切り替えて出力し、この切り替えて出力された出力信号と反転信号に応じて動作した内部回路の出力信号をスキャンクロックに同期してスキャンレジスタに保持する。 - 特許庁

A microcomputer 61 carries out control so as to stop humidification operation of the humidifier 1 when a "two hour timer" is set by operation of an off timer switch 65, off timer operation is started at, for example, ten o`clock PM, and a water empty state is detected by a water empty detecting device 69 at around eleven o`clock PM before passage of two hours.例文帳に追加

切タイマースイッチ６５の操作で「２時間タイマー」を設定し、例えば午後１０時００分に切タイマー運転が開始して、２時間経過前の午後１１時頃に渇水検出装置６９が渇水を検出すると、マイコン６１は加湿器１の加湿運転を停止させるように制御する。 - 特許庁

In the rough tuning mode, a frequency band selection circuit 14 switches the capacitance value of the rough tuning capacitor 102p so as to set the oscillation frequency band of the voltage controlled oscillator 11 to an oscillation frequency band corresponding to a target frequency based on frequency difference between a reference clock and the frequency divided clock.例文帳に追加

周波数帯域選択回路14は、粗調整モードにおいて、電圧制御発振器11の発振周波数帯域が目標周波数に対応する発振周波数帯域に設定されるように、基準クロックと分周クロックとの周波数差に基づいて粗調整コンデンサ102pの容量値を切り替える。 - 特許庁

To provide a clock data recovery circuit in which jitter characteristics in synchronization can be enhanced and a frequency of a clock generated by a voltage controlled oscillator can be set lower than a data transfer rate by suppressing to zero currents that flow to a phase comparator, a frequency comparator and a charge pump when a PLL for data extraction is synchronized.例文帳に追加

データ抽出用のＰＬＬが同期したときに位相比較器、周波数比較器及びチャージポンプに流れる電流をそれぞれゼロに抑え、同期時のジッタ特性を改善することができ、電圧制御発振器が生成するクロックの周波数をデータ転送レートよりも低く設定できるクロックデータリカバリ回路を得る。 - 特許庁

The mobile phone 1 and a distribution center 5 are connected by communication channels 2, 4, to sequentially display a plurality of data with respect to a clock menu of the mobile phone 1 from a database of the distribution center 5, and the mobile phone 1 captures a plurality of the data, while selecting them so as to freely change and set the clock menu of the mobile phone 1.例文帳に追加

携帯電話１と配信センター５とを通信回線２、４で接続し、配信センター５が有するデータベース６から携帯電話１の時計画面に関する複数のデータを順次表示させ、複数のデータを選択しながら携帯電話１に取り込んで携帯電話１の時計画面を自由に変更、設定する。 - 特許庁

The phase and frequency comparator CPF compares the frequency of a signal Din with the frequency of a signal H to produce a variable voltage analog control signal VC to apply direct voltage control to the oscillator VCO, as a result, a clock signal H with a frequency set to the mean clock frequency of the data signal Din is produced.例文帳に追加

比較器ＣＰＦ内で信号ＤｉｎおよびＨの周波数を比較することにより、発振器ＶＣＯを直接電圧制御するための可変電圧アナログ制御信号ＶＣが生じ、その結果、データ信号Ｄｉｎの平均クロック周波数に設定された周波数を有するクロク信号Ｈが生じる。 - 特許庁

To provide a start-stop synchronized type data communication circuit with which a communication rate is automatically set in accordance with a start bit received from a communication opposite party, setting in a baud rate select register is enabled, even when the frequency of a system clock for calculating a baud rate clock is unrecognized and also a wide range of communication rate is supported.例文帳に追加

通信相手から受信するスタート・ビットに応じて、通信レートを自動設定することができ、またボーレート・クロックを算出するシステム・クロックの周波数が未知の場合においても、ボーレート・セレクト・レジスタへの設定が可能で、しかも広い範囲の通信レートをサポートできる調歩同期式データ通信回路を提供する。 - 特許庁

This system decides whether to execute service limit to a user based on a value obtained by calculating the level and direction of a time error between the system clock of a client terminal and the system clock of a server and the allowable value of the level and direction of a time error preliminarily set at the server side.例文帳に追加

上述のシステムにおいてユーザに対しサービス制限を行うか否かの判定を行う際に、クライアント端末のシステムクロックとサーバのシステムクロックとの時刻誤差の程度と方向を算出した値と、予めサーバ側で設定した時刻誤差に対する程度と方向の許容値に基づいた判定を行う。 - 特許庁

When a secondary side Ir interface 20 detects a valid receiving interruption, concerning a secondary side data transmitter 2, the value of a data amount in a transmitting data buffer 26 is read by a secondary side CPU 22, a VCO 24 is controlled by a deviation from the set value and the clock of a secondary side I.430 interface 21 is matched with a primary side clock.例文帳に追加

セカンダリ側データ伝送装置２は、セカンダリ側Ｉｒインタフェース２０が有効受信割り込みを検出すると、セカンダリ側ＣＰＵ２２が送信データバッファ２６のデータ量の値を読み込み、設定値とのずれによりＶＣＯ２４を制御し、セカンダリ側Ｉ．４３０インタフェース２１のクロックをプライマリ側クロックに合わせる。 - 特許庁

The values of the resistances R11-R14, R17 and the values of the capacitances C1-C4 are set such that a transmission line for inputting a clock signal to a clock input terminal CK can be impedance-matched and a DC bias voltage required at an input terminal of the next stage circuit can be given to output terminals OT, OC.例文帳に追加

クロック入力端子ＣＫにクロック信号を入力する伝送線路とインピーダンス整合し、かつ次段の回路の入力端子で必要とされるＤＣバイアス電圧を出力端子ＯＴ，ＯＣに与えることができるように、抵抗Ｒ１１〜Ｒ１４，Ｒ１７の値および容量Ｃ１〜Ｃ４の値が設定される。 - 特許庁

To provide the clock indicating device of an electronic equipment with a timer function capable of realizing to report that a clock is correctly operating to a user surely when a pre-set timer operation program is in stand-by state without using the power consumption so much or without providing another power source circuit or raising the cost.例文帳に追加

設定済みのタイマー動作プログラムの待機状態のときに正規に時計が作動していることをユーザーに確実に知らしめることを、表示器の消費電力を多く要したり、別電源回路を設けることなくコストアップすることなく実現できるタイマー機能付き電子機器の時計表示装置を提供する。 - 特許庁

The terminal to check the system date of a built-in clock in the case of startup of an operating system, to prompt an operator to input a correct date when the system date is a prescribed date set in the operating system and to set the inputted date as the system date is provided.例文帳に追加

オペレーティングシステムの起動の際に、内蔵時計のシステム日付をチェックし、そのシステム日付がオペレーティングシステムに設定してある特定日付の場合には、オペレーターに正しい日付の入力を促し、入力された日付をシステム日付として設定する端末装置を提供する。 - 特許庁

This imager comprises the two-dimensional array of an image sensor element which senses the first image element set of a target moving in a first direction to multiply light from the first image element set to a corresponding pixel value and shifts the pixel value along an image sensor element in a first direction in accordance with a clock rate.例文帳に追加

第１の方向に移動するターゲットの第１の画像エレメントセットを感知し、第１の画像エレメントセットからの光を対応する画素値に積算し、画素値を、クロックレートにしたがって第１の方向に画像センサエレメントに沿ってシフトさせる、画像センサエレメントの２次元アレイを含む。 - 特許庁

The integrated circuit is characterized in that the timings of input/output signals are corrected based on a difference between the frequency range of an inputted reference clock and a preliminarily set frequency, and an input/output signal is generated in a timing equivalent to a timing in the preliminarily set frequency.例文帳に追加

その集積回路において、入力された基準クロックの周波数範囲と事前設定した周波数との差異を元に入出力信号のタイミングを修正し、事前設定した周波数時のタイミングと同等のタイミングで入出力信号を生成することを特徴とする。 - 特許庁

When a real time message of MIDI signal is received, an electronic musical instrument or the like to which the real time message is first sent is set at a master musical instrument and another electronic musical instrument or the like is set as a slave musical instrument and the timing clock of MIDI signal sent from the master musical instrument is sent to the slave musical instrument.例文帳に追加

ＭＩＤＩ信号のリアルタイム・メッセージを受信したときに、最初にリアルタイム・メッセージを送信してきた電子楽器等をマスター楽器に、他の電子楽器等をスレーブ楽器に設定し、マスター楽器から送信されてくるＭＩＤＩ信号のタイミング・クロックをスレーブ楽器に送信する。 - 特許庁

A plurality of image sensor element rays senses the second image element set of the target moving in the first direction to multiply light from the image sensor element set to the corresponding pixel value and shifts the pixel value in the first direction along the arrays of an image sensor element in accordance with the clock rate.例文帳に追加

複数の画像センサエレメント行が、第１の方向に移動するターゲットの第２のエレメントセットを感知し、画像センサエレメントからの光を対応する画素値に積算し、画素値を、クロックレートにしたがって画像センサエレメントの行に沿って第１の方向にシフトさせるように構成されている。 - 特許庁

When the timing of generating the alarm is set by a setting operation of a left switch by the player, the player is informed of the arrival of an arranged time of meeting or the like by the alarm at the set timing so that the players can concentrate themselves on the games without paying attention on a clock.例文帳に追加

遊技者が左スイッチを設定操作することに基いてアラームの発生タイミングを設定すると、アラームが設定タイミングで発生することに基いて遊技者に待合せ時間等の到来が報知されるので、遊技者が時計を気にすることなく遊技に集中できるようになる。 - 特許庁

Besides, the time interval to successively activate these banks is set for the unit of the cycle of a clock signal CLK supplied from the outside and the combination or time interval of banks to be successively activated can be arbitrarily designated by a mode register set command, for example.例文帳に追加

また、これらのバンクが順次活性化される時間間隔を、外部供給されるクロック信号ＣＬＫの周期を単位として設定するとともに、順次活性化されるバンクの組み合わせや時間間隔を、例えばモードレジスタセットコマンドにより任意に指定できるようにする。 - 特許庁

The digital value 11 is set to 0 when all the values of bits of parallel data 10 are set to 0, no pulse is generated in that case, thereby the control part 150 opens the switch means 132 to block the passage of a clock signal 12, and the serializer 131 is not operated.例文帳に追加

デジタル値１１が０となるのは並列データ１０のビットの値がすべて「０」となっているときであり、この場合にはパルスを発生させないことから、制御部１５０はスイッチ手段１３２を開にしてクロック信号１２の通過を阻止し、シリアライザ１３１を動作させない。 - 特許庁

When a state that the transfer of data through an ATAPI command data I/F 11 is not operated is continued for a prescribed time or more, a CPU 12 outputs a sleep mode to a clock generator 15 and a drive power source block 17 so that the sleep mode can be set.例文帳に追加

CPU１２は、ATAPIコマンドデータI/F１１を介してデータの授受が行われない状態が所定時間以上継続すると、スリープモードをクロックジェネレータ１５およびドライブ電源ブロック１７に出力し、スリープモードにする。 - 特許庁

An intermittent timer unit 2 counts a clock signal that the oscillator 1 outputs, and generates a timing signal indicating the start timing of the non-quiescent period of the intermittent reception when the counted value reaches the timer set value having been corrected.例文帳に追加

間欠タイマ部２は、発振器１が出力するクロック信号をカウントし、カウント値が補正後のタイマ設定値になったときに、間欠受信における非休止期間の開始タイミングを示すタイミング信号を発生する。 - 特許庁

Circular display is used in order to set a time without using any lateral bar-shaped time line used well and something imaging a needle of a clock is used as a point so that the user interface is intuitively and easily found.例文帳に追加

時間の設定を行うのに、よく用いられる横長棒状のタイムラインを用いるのではなく、円形の表示を用い、ポイントは時計の針をイメージするものを用いて直感的にわかり易いユーザーインターフェイスとする。 - 特許庁

When the number of bits of data to be received is set in a number of bit setting register 2, reception clocks mutually independent on each reception register 5, 6, 7, and 8 are generated according to the number of bits from a reception clock generating circuit 3.例文帳に追加

受信するデータのビット数をビット数設定レジスタ２に設定すると、受信クロック発生回路３からそのビット数に応じて各受信レジスタ５、６、７、８に互いに独立した受信クロックが発生される。 - 特許庁

The date and the time of the clock 1b of the organism information acquisition means 1-1 are automatically set to the date and the time calculated by taking the time zone and the use of the summer time into consideration by date/time setting means 4 via a communication network.例文帳に追加

生体情報取得手段１−１の時計１ｂの日時を、通信ネットワーク２を介して、日時設定手段４によりタイムゾーンやサマータイム実施を加味して算出された日時に自動的に設定する。 - 特許庁

The system module is further capable of calculating a set of parameters based on the counter values and the time value for each time point, and determining an estimated time value based on the parameters and a present counter value from the clock module.例文帳に追加

システムモジュールは、複数のカウンタ値と各時点に対するタイム値とに基づいて、パラメータ一式を算出し、該パラメータとクロックモジュールの現在のカウンタ値とに基づいて、推定タイム値を決定する機能をさらに有する。 - 特許庁

This device has a comparator 15 which binarizes the regenerative signal, a controller 8 and digital-to-analog converter 14 which set the slice level of the comparator 15 and a PLL circuit 13 which discriminates whether the clock is normally detected or not.例文帳に追加

再生信号を２値化するコンパレータ１５と、コンパレータ１５のスライスレベルを設定するコントローラ８及びＤ／Ａ変換器１４と、クロックが正常に検出されているか否かを判別するＰＬＬ回路１３とを備える。 - 特許庁

The time setting circuit 52 sets a time only when the data time information 63 acquired from the server 61 is different from the date and time of the clock 51 but does not set a time when they are synchronized.例文帳に追加

時刻設定回路５２は、サーバ６１から取得した日付時刻情報６３と、時計５１の日付時刻とが異なる場合のみに時刻の設定を行い、これらの同期がとれている場合には設定を行わない。 - 特許庁

The virtual machines A and B read in the current time from an internal clock of the computer or a base OS and add relative time optionally set by the virtual machines to the current time to have their internal clocks.例文帳に追加

各仮想マシンＡ、Ｂは、コンピュータまたはベースＯＳの内部時計から現在時刻を読み込み、この現在時刻に各仮想マシン毎に任意設定する相対時間を加算して当該マシンの内部時刻とする。 - 特許庁

Cycles of respective pulses of the data pulse signal string are equalized to those of an oscillator 27, and duty ratios of the respective pulses of the data pulse signal string and clock pulses output from the oscillator 27 are set to 50% respectively.例文帳に追加

データパルス信号列の各パルスの周期と発振器２７の周期とを同一にすると共に、データパルス信号列の各パルスと発振器２７から出力されるクロックパルスのデューティ比をそれぞれ５０％に設定する。 - 特許庁

Network connection between the server and many units is performed, and the server and each unit set time information from GPS in each internal clock at the ordinary time, to thereby acquire time synchronization between the server and the unit (S1, S2).例文帳に追加

サーバと多数のユニットとの間をネットワーク接続し、サーバと各ユニットは、通常時にはＧＰＳからの時刻情報をそれぞれの内部時計に設定してサーバおよびユニット間の時刻同期を得ておく（Ｓ１，Ｓ２）。 - 特許庁

Scan data is set to all scan flip-flops at a lower frequency of different clocks and, when a delay test is conducted, clocks are interrupted so that data is not transferred between different clock domains.例文帳に追加

異なるクロックのうち低い周波数でスキャンデータを全てのスキャンフリップフロップに設定し、遅延テストの実施の際には異なるクロックドメイン間でのデータの転送が発生しないようにクロックを遮断し、遅延テストを実施する。 - 特許庁

A coding frame pulse generating means 9 uses a video input frame pulse 105 to set once a reference phase, subsequently frequency-divides a prescribed number of video input clocks 104 and generates a coded frame pulse 106 by using a self-running clock.例文帳に追加

符号化フレームパルス生成手段9は、映像入力フレームパルス105により一度基準位相を設定し、その後は、映像入力クロック104を所定数だけ分周して、自走で符号化フレームパルス106を生成する。 - 特許庁

When a clock signal CK is 'L', an input changeover switch 2 is switched to an input voltage Vi side and PMOSs 6 and 7 are also turned on to set the electric potential of an internal node NA in a threshold voltage Vt of an inverter 4.例文帳に追加

クロック信号ＣＫが“Ｌ”のとき、入力切替スイッチ２は入力電圧Ｖｉ側に切り替えられると共に、ＰＭＯＳ６，７がオンとなって内部ノードＮＡの電位は、インバータ４の閾値電圧Ｖｔにセットされる。 - 特許庁

An AND gate 7 outputs a clock signal to an analog-to-digital converter 8, only while the flip-flop 6 is set, and the alalog-to-digital converter 8 converts a current signal to a digital signal, and outputs it to a memory circuit 9.例文帳に追加

ＡＮＤゲート７は、フリップフロップ６がセットされている間のみ、クロック信号をＡＤ変換器８に出力し、ＡＤ変換器８は、電流信号をデジタル信号に変換して、記憶回路９に出力する。 - 特許庁

Thus, the deterioration in the BER characteristics can be prevented as compared to conventional constitution, and the two channels can be set in a sampling state at the optimal phase by clock reproduction control from one channel.例文帳に追加

よって、従来の構成に比べＢＥＲ特性の劣化を防止することができ、また、１つのチャネルからのクロック再生制御により２つのチャネル共に最適位相でのサンプリング状態とすることができる。 - 特許庁

A horizontal line counter 105 counts the number of the horizontal synchronizing signals, and when the count reaches the number of lines set in a horizontal line setting register 108, a phase delay circuit 107 generates and outputs a sampling clock in a prescribed timing.例文帳に追加

水平同期信号は水平ラインカウンタ１０５で計数され、水平ライン設定レジスタ１０８に設定されたライン数に達すると、位相遅延回路１０７より所定タイミングでサンプリングクロックが生成出力される。 - 特許庁

To provide a portable mobile communication terminal with which a user can easily set and release a mode where only a radio function becomes off and clock/calendar/schedule functions can be used and to provide the controlling method of the terminal.例文帳に追加

ユーザが、無線機能のみがＯＦＦになり時計、カレンダー、スケジュール機能等は利用できるモードの設定および解除を、容易に行うことができる携帯型移動通信端末及びその制御方法を提供する。 - 特許庁

An additional circuit is set in addition to conventional circuits to the integrated circuit, which includes a photo detection element such as a photodiode or the like having its output terminal connected via a Schmitt trigger circuit to a clock terminal of a chip-incorporating flip flop.例文帳に追加

集積回路に、慣用の回路のほか、チップ内蔵フリップフロップのクロック端子にシュミットトリガ回路経由で出力端子を接続したフォトダイオードなどの光検出素子を含む追加の回路を設ける。 - 特許庁

Then reproducing laser power is adjusted constant times n=5 as long as a clock closest to the phase delay quantity of a ghost generated in the equal temperature are of laser power, in which previously set signal characteristics becomes optimum.例文帳に追加

次に、あらかじめ設定された、信号特性が最適になるレーザパワーでの等温度領域にて発生するゴーストの位相遅れ量に、最も近いクロックの定数倍ｎ＝５になるように再生レーザパワーを調整する。 - 特許庁

At the settling point (3) of the r.p.m. of the polygon motor, switching is made to a normal mode and the pixel clock and a main scanning state counter are set with a value of 400 dpi and then switching is made to the operation of 400 dpi from next scanning line.例文帳に追加

ポリゴンモータの回転数の安定時点の で、通常モードに切り換えて画素クロックと主走査ステートカウンタの設定値も４００ｄｐｉの設定値とし、次走査ラインから４００ｄｐｉの動作に移行する。 - 特許庁

In particular, the period averaging means enhances the stability of the recording clock by computing the approximate value of the average period for every one period of the wobble and reflecting the phase error of the wobble signal and the timer on the timer set value.例文帳に追加

特に周期平均化手段は、ウォブル１周器毎に平均周期の近似値を算出し、ウォブル信号とタイマーの位相誤差をタイマー設定値に反映することにより、記録クロックの安定性を高めた。 - 特許庁

First, clock pulses Vϕ1, Vϕ2 and Vϕ3 to be a drive voltage of a vertical transfer register 120 are set to a low level, electric charges are made to be difficult to remain in the vertical transfer register 120, and generation of a dark current is also prevented.例文帳に追加

まず、垂直転送レジスタ１２０の駆動電圧となるクロックパルスＶφ１、Ｖφ２、Ｖφ３をローレベルに設定し、垂直転送レジスタ１２０内に電荷を溜りにくくかつ、暗電流の発生を防ぐ。 - 特許庁