「set clock」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

In a combination circuit 11 which is operated by being synchronized with a system clock, for example, the test circuit which makes a state machine as a verification target, in its test mode, the system clock is supplied only in its active period as the clock in a flip-flop circuit 12 which holds a simulation execution result through a clock enabler 132 to become active by a fact that a clock enable signal is set.例文帳に追加

システムクロックに同期して動作する組合せ回路１１、例えばステートマシンを検証対象とするテスト回路において、そのテストモード時には、シミュレーション実行結果を保持するフリップフロップ１２にはそのクロックとして、クロックイネーブル信号がセットされることでアクティブとなるクロックイネーブラ１３２を通してそのアクティブ期間においてのみシステムクロックを供給するようにする。 - 特許庁

To provide a reference clock correction circuit wherein a frequency in which an oscillator is set to a free running state is reduced regardless of switching of a reference signal.例文帳に追加

基準信号を切り替えても発振器を自走状態にさせることの少ない基準クロック補正回路を提供する。 - 特許庁

When the count value matches a value set in the register 160, the intermediate output clock m0CLK is made to decay.例文帳に追加

そして、このカウント値とレジスタ１６０に設定された値とが一致するときに、中間出力クロックｍＯＣＬＫが立ち下げられる。 - 特許庁

Thereby, input set up and a holding time can be shortened, and a frequency of the clock signal can be further increased.例文帳に追加

これにより入力セットアップ及びホールド時間を短くすることができ、クロック信号の周波数を更に上げことができる。 - 特許庁

Next, in a step S4, a clock frequency is set, and quality of data to be reproduced is selected automatically or by a user operation.例文帳に追加

次いで、ステップＳ４において、クロック周波数を設定し、再生するデータの品質を自動で、又は、ユーザ操作により選択する。 - 特許庁

The drive force selection circuit selects the drive force of the clock driver circuit according to control information set in a control register.例文帳に追加

駆動力選択回路は、制御レジスタに設定された制御情報に従ってクロックドライバ回路の駆動力を選択する。 - 特許庁

When the accumulated amount becomes lower than a lower reference value, the reception clock frequency is set to a lower frequency.例文帳に追加

また、蓄積量が下側の基準値より小さくなったとき、、受信クロック周波数は、より低い周波数に設定される。 - 特許庁

When the count value matches a value set in a register 160, an intermediate output clock m0CLK is started.例文帳に追加

そして、このカウント値とレジスタ１６０に設定された値とが一致するときに、中間出力クロックｍＯＣＬＫが立ち上げられる。 - 特許庁

Since the divided clock has the unequal intervals, the number N in a dividing ratio 1/N can be set as the number other than an integer.例文帳に追加

分周クロックを不等間隔にすることにより、分周比１／ＮのＮの値を整数以外の値に設定することができる。 - 特許庁

To provide a semiconductor device in which optimum timing at which a clock signal is inputted to an internal circuit for synchronizing can be set.例文帳に追加

同期をとるために内部回路にクロック信号を入力する最適なタイミングを設定できる半導体装置を提供する。 - 特許庁

The latch circuits 20_1-20_3 periodically fetch the set states of the fuse elements FE1-FE3 based on the latch clock CLK.例文帳に追加

ラッチ回路２０_１〜２０_３は、ラッチクロックＬＣＬＫに基づき、周期的にヒューズ素子ＦＥ１〜ＦＥ３の設定状態を取り込む。 - 特許庁

To provide a semiconductor device in which an optimal timing to input a clock signal can be set to an internal circuit for synchronism.例文帳に追加

同期をとるために内部回路にクロック信号を入力する最適なタイミングを設定できる半導体装置 を提供する。 - 特許庁

An initial value for monitoring is set to a clock generator (S11) and processing of monitoring display is carried out, on the basis of the initial value for monitoring (S12).例文帳に追加

モニタリング用の初期値をクロックジェネレータに設定し（Ｓ１１）、これに基づきモニタリング表示の処理を実行する（Ｓ１２）。 - 特許庁

When an energy saving standby mode is set, a polygon motor control unit 20 outputs a reference clock whose frequency is gradually or sequentially lowered.例文帳に追加

省エネ待機モードになると、ポリゴンモータ制御ユニット２０は、周波数が漸次又は順次低くなる基準クロックを出力する。 - 特許庁

To provide an alarm clock system in a vehicle simply set and accurately operated in a start demand position.例文帳に追加

設定が簡単で、起動要求位置で正確に動作するようにした車両内目覚しシステムを提供することを目的とする。 - 特許庁

Concerning this timing verification method, when a PLL circuit exists on a clock path formed between a clock supply terminal for supplying a first clock designated as a verification object and the clock input terminal of an FF set at the terminal as a verification object, a second terminal clock delay value is found on the basis of a first terminal clock delay value DCE1, the jitter of the PLL and an stationary phase error.例文帳に追加

開示されるタイミング検証方法は、検証対象として指定された第１のクロックを供給するクロック供給端と検証対象として終点に設定されたＦＦのクロック入力端子との間に形成されたクロック・パス上にＰＬＬ回路が存在する場合には、第１終点クロック遅延値ＤＣＥ１と、終点ループ遅延値と、ＰＬＬにおけるジッタ及び定常位相誤差とに基づいて、第２終点クロック遅延値を求める。 - 特許庁

The circuit assembly includes a charge pump 12, supplied with power by the battery voltage and controlled by a clock generator 10, and the supply voltage for the clock generator is set as the output voltage of the charge pump 12.例文帳に追加

この回路アセンブリはバッテリ電圧により給電されクロック発生器１０により制御されるチャージポンプ１２を含み、クロック発生器の供給電圧はチャージポンプ１２の出力電圧である。 - 特許庁

In detecting foreign substances, the drive clock generating circuit 25 outputs the drive clock signal DRCK set in a foreign substance detecting frequency F2 being a frequency different from a usual power transmission frequency.例文帳に追加

駆動クロック生成回路２５は、異物検出時には、通常送電用周波数とは異なる周波数である異物検出用周波数Ｆ２に設定された駆動クロックＤＲＣＫを出力する。 - 特許庁

When switching of the clock signal CLK is completed in a clock supply part 50 and the frequency division set signal GEAR is equal to GREQ, the access cycle number ACC read from a table 35 is reduced.例文帳に追加

クロック供給部５０でクロック信号ＣＬＫの切り替えが完了して分周設定信号ＧＥＡＲ＝ＧＲＥＱとなると、テーブル３５から読み出されるアクセスサイクル数ＡＣＣが減少する。 - 特許庁

By using the value of the second video clock signal Vc2 and the N value set in this manner, an audio reproducing apparatus 103 can generate an audio clock signal Ac having reduced jitter.例文帳に追加

このように設定した第２の映像クロック信号Ｖｃ２およびＮ値を用いることにより、音声再生装置１０３はジッタが低減された音声クロック信号Ａｃを生成することができる。 - 特許庁

When the input of the reference clock signal is interrupted, the frequency divided clock signal outputted while being set to the prescribed frequency dividing ratio by the frequency divider 10 is inputted to the PLL circuit 30.例文帳に追加

また、基準クロック信号の入力が中断された場合には、分周器１０が所定の分周比に設定されて出力される分周クロック信号がＰＬＬ回路３０に入力される。 - 特許庁

The time setting system comprises a time setting side device 10 and a device 20 on the side being set with time which are connected through communication interfaces 11 and 21 and provided with a reference clock 12 and a subordinate clock 28, respectively.例文帳に追加

それぞれ通信インタフェース１１、２１を介して接続されると共に基準時計１２および従属時計２８を有する時刻設定側装置１０および被時刻設定側装置２０を備える。 - 特許庁

The liquid crystal CPU 501 instructs the clock generator 505 to change the clock frequency to the first frequency F1 from the second frequency F2 at a previously set prescribed timing.例文帳に追加

また、液晶制御ＣＰＵ５０１は、予め設定された所定タイミングで、クロックジェネレータ５０５に対して、第２周波数Ｆ２から第１周波数Ｆ１にクロック周波数を変更する旨の指示を行う。 - 特許庁

Each subset of contiguous clock signals is applied to a different set of one or a plurality of verniers each of which independently selects one of the contiguous clock signals.例文帳に追加

個々のサブセットの連続クロック信号が、異なる組の１つまたは複数のバーニヤに印加され、個々のバーニヤによって、複数の連続クロック信号の中から１つのクロック信号が個々に選択される。 - 特許庁

In each signal holding block RSA (k), two clock pulses having different phases are selectively set from three-phase clock pulses CK1, CK2 and CK3 according to the sequence number k.例文帳に追加

また、各信号保持ブロックＲＳＡ（ｋ）には、当該順列番号ｋに応じて、３相のクロックパルスＣＫ１、ＣＫ２、ＣＫ３から、異なる位相を有する２つのクロックパルスが選択的に設定される。 - 特許庁

The switches 661-66N whose coefficient is set to +1 provide an output of the reference voltage Vref when the clock signal CLK is at an H level and provide an output of input voltages V1-VN when the clock signal CLK is at an L level.例文帳に追加

係数値が＋１に対応しているスイッチ６６_1 〜６６_N は、クロック信号ＣＬＫが”Ｈ”の間、基準電圧Ｖｒｅｆ側を出力し、”Ｌ”の間、入力電圧Ｖ_1 〜Ｖ_N を出力する。 - 特許庁

A phase adjustment circuit (12) generates a second clock signal (CKIO'), whose phase is delayed than a first clock signal (CKIO), by delaying the first clock signal (CKIO) for prescribed time based on information on delay time set up by a setting means of the delay time.例文帳に追加

位相調整回路（１２）は、遅延時間設定手段に設定された遅延時間情報に基づいて第１クロック信号（ＣＫＩＯ）を所定時間遅延させることで、第１クロック信号よりも位相の遅れた第２クロック信号（ＣＫＩＯ’）を生成する。 - 特許庁

A delay control circuit 140 delays the first clock signal within the range of phase margin of the identification circuit 130 set in advance and controls the state of phase deviation between the data signal and the second clock signal, by making the second clock signal delay.例文帳に追加

遅延制御部１４０は、あらかじめ設定された識別回路１３０の位相余裕の範囲内で第１クロック信号を遅延させるとともに、第２クロック信号を遅延させることでデータ信号と第２クロック信号の位相ずれの状態を制御する。 - 特許庁

The clock phase difference between the clock CLKA for the first module 21 and the clock CLKB for the second module 22 is set to a predetermined value in Step ST3 before the first module 21 and second module 22 execute respective predetermined operations independently in Step ST4.例文帳に追加

その後、ステップＳＴ３において、モジュールＡ２１のクロックＣＬＫＡとモジュールＢ２２のクロックＣＬＫＢとのクロック位相差を所定の大きさに設定した後、ステップＳＴ４において、モジュールＡ２１とモジュールＢ２２とがそれぞれ独立に所定の演算処理を行う。 - 特許庁

When these signals are detected, its own device is synchronized with an internal clock, then the network synchronous clock is extracted from a second transmission line set to the management table after an internal clock subordinate time provided to the management table has elapsed, and its own device is synchronized.例文帳に追加

これらの信号を検出した場合、自装置を内部クロックに同期させ、その後、管理テーブルに設定されている内部クロック従属時間経過後に、管理テーブルに設定されている第２伝送路より網同期クロックを抽出し、自装置を同期させる。 - 特許庁

To set a control value when phases of the respective signals of a pixel clock for forming an image are shifted on the basis of phase data at the timing of a clock signal from a high frequency clock generation means, and to correct the displacement of a main scan dot based on the control value.例文帳に追加

高周波クロック生成手段からのクロック信号のタイミングにより、画像形成を行う画素クロックの各信号の位相を、位相データに基づきシフトする際に、制御値を設定し、その制御値に基づいて主走査ドット位置ずれを補正する。 - 特許庁

To provide an alarm clock display device, which enables anyone to readily set an alarm at a shallow sleep time zone, so that one can awake easily, namely, to set at a REM sleep time zone.例文帳に追加

目覚めが容易になるような浅い睡眠時間帯、すなわちレム睡眠時間帯に誰でもが容易にアラームの設定をなし得るような目覚し時計表示装置を提供する。 - 特許庁

When a power supply is turned on, an authentication mode is set, and when a user photographs his or her own face, a clock section 14 obtains time data in photographing.例文帳に追加

電源をオンすると、認証モードとなり、ユーザが自分の顔を撮影すると、時計部１４は撮影時の時間データを取得する。 - 特許庁

An error discrimination part 2 is provided with a 15-input OR circuit 3, a 2-input AND circuit 4 and a clock synchronization type set flip-flop 5.例文帳に追加

エラー弁別部２は、１５入力論理和回路３、２入力論理積回路４及びクロック同期式セットフリップフロップ５を有する。 - 特許庁

To easily set time information in the print log data of a printing job printed by a printing device which is not provided with any clock.例文帳に追加

時計を保持していない印刷装置で印刷処理された印刷ジョブの印刷ログデータに簡易的に時刻情報を設定する。 - 特許庁

Thus, a time difference of 1/2 clock can be set between the power supply to the memory operation controller and the internal command signal.例文帳に追加

こうして、メモリ動作制御部への電源供給と内部コマンド信号との間に１／２クロックの時間差を設けることができる。 - 特許庁

In clock selection, a variable configuration by a register REG in the master module or a semifixed configuration by a digital switch DSW is set.例文帳に追加

クロック選択にはマスタモジュール内のレジスタＲＥＧによる可変設定、またはディジタルスイッチＤＳＷによる半固定設定とする。 - 特許庁

To prevent any surplus margin from being set at the time of executing timing analysis by setting a margin for the delay fluctuation of a data path and a clock path.例文帳に追加

データパスとクロックパスの遅延バラツキに対するマージンをとってタイミング解析を行う際に、過剰マージンが設定されないようにする。 - 特許庁

The STC counter starts counting reference clocks from a reference clock oscillator 907 by using the set PCR for a start value.例文帳に追加

ＳＴＣカウンタは、セットされたＰＣＲ値をスタート値として、基準クロック発振器９０７からの基準クロックのカウント動作を開始する。 - 特許庁

To provide an aerosol system which can set ejection starting time after a long time and exhibits other functions such as an alarm clock.例文帳に追加

長時間後の噴射開始時刻の設定が可能で、しかも目覚まし時計などの他の機能をも奏するエアゾールシステムを提供する。 - 特許庁

Based on the detection timing of the guard interval, a clock generation part 111, etc. is controlled so as to correct the communication timing to be set.例文帳に追加

そのガードインターバルの検出タイミングに基づいて、クロック発生部１１１などを制御して、設定される通信タイミングを補正する。 - 特許庁

Each parking fee adjustment machine 11 and each parking ticket issuing machine 13 set the received hour/minute/second values to self-internal clock.例文帳に追加

各駐車料金精算機１１および各駐車券発行機１３は、受信した時分秒値を自己の内部時計に設定する。 - 特許庁

The processor controls the cyclic reproducing operation of the display unit on the basis of a set time and a time material that the clock unit provides.例文帳に追加

該プロセッサーは設定時間及び該クロックユニットが提供する時間資料に基づきディスプレーユニットの循環再生動作を制御する。 - 特許庁

TS from the tuner 15 is supplied to a demultiplexer 16, and PCR (Program Clock Reference) separated by the demultiplexer 16 is set to a register 17.例文帳に追加

チューナ１５からのＴＳがデマルチプレクサ１６に供給され、デマルチプレクサ１６によって分離されたＰＣＲがレジスタ１７にセットされる。 - 特許庁

When receiving the throttle control command signal, a chip set 39 starts throttle control of reducing the frequency of a clock of a CPU 11.例文帳に追加

チップセット３９は、スロットル制御指令信号を受信すると、ＣＰＵ１１のクロックの周波数を低下させるスロットル制御を開始する。 - 特許庁