「set clock」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The shift register 16 shifts the data thus set according to a clock of 7200 Hz from a shift register drive clock generating section 18 and outputs the shifted data in serial.例文帳に追加

シフトレジスタ１６は、セットされたデータをシフトレジスタ駆動クロック発生部１８からの７２００Ｈｚのクロックに従ってシフトし、シリアル出力する。 - 特許庁

So at boot time, and after resuming from a system low power state, the system clock will often be set to the current wall clock time using an RTC. 例文帳に追加

そのため、ブート時やシステムの低電力状態からの復帰 (resume) 後には、システムクロックは RTC を使って現在の壁時計時刻に設定される場合が多い。 - JM

Systems without an RTC need to set the system clock using another clock, maybe across the network or by entering that data manually. 例文帳に追加

RTC を持たないシステムでは、他の時計を使ってシステムクロックを設定する必要があり、ネットワークにアクセスしたり、(時刻) データを手動で入力したりするだろう。 - JM

A time difference calculation means 43 obtains a time difference ΔT between the time of the electric clock 33 set to the standard time and that of the electric clock 12.例文帳に追加

時刻差算出手段４３が、標準時刻に設定された電気時計３３の時刻と、電気時計１２の時刻との時刻差ΔTを求める。 - 特許庁

According to the acquired number of DIMM or the like, the delay time of the synchronizing clock CLK of DIMM is set and the data are fetched synchronously with this clock.例文帳に追加

取得したＤＩＭＭの枚数等に従ってＤＩＭＭの同期クロックＣＬＫの遅延時間を設定し、このクロックに同期してデータを取り込む。 - 特許庁

The state holding unit 2 is triggered with a clock to set the state and a control signal output unit 3 is triggered with the clock to decide the condition.例文帳に追加

状態保持部２は、クロックをトリガとして状態を設定し、制御信号出力部３は、当該クロックをトリガとして上記条件を判定する。 - 特許庁

When the number of clock pulses of input clock received by a counter A reaches an equal value set to a register B, a comparator G outputs a signal.例文帳に追加

カウンタＡに入力される入力クロックのクロックパルスがレジスタＢに格納されている値に等しい回数になると、比較器Ｇは信号を出力する。 - 特許庁

A microprocessor unit 12 outputs a lapse signal each time a previously set time elapses according to a clock signal from a clock circuit 14.例文帳に追加

マイクロプロセッサユニット１２がクロック回路１４からのクロック信号に基づいて、予め設定された時間が経過するごとに経過信号を出力する。 - 特許庁

The clock means is configured to store the information of a set time as a preliminarily set time, and to compare the set time with the current time in order to detect that the current time has come to the set time.例文帳に追加

計時手段は、予め設定された時刻である設定時刻の情報を保持しており、該設定時刻と現在時刻を比較することにより、該設定時刻になったことを検出する。 - 特許庁

The period of a clock pulse output from an oscillator 27 is set identical to the period of an input pulse, and the duty ratio of the input pulse and the duty ratio of the clock pulse are respectively set to be 50%.例文帳に追加

入力パルスの周期と発振器２７の周期とを同一にすると共に、入力パルスと発振器２７から出力されるクロックパルスのデューティ比をそれぞれ５０％に設定する。 - 特許庁

Command data 142 is stored in a storing portion 14, and timer data 143 in which prescribed time interval or clock time is set, is set in a time timer 102A or a clock time timer 102B.例文帳に追加

記憶部１４にコマンドデータ１４２を記憶しておくと共に、所定の時間間隔または時刻が設定されたタイマデータ１４３を、時間タイマ１０２Ａまたは時刻タイマ１０２Ｂにセットしておく。 - 特許庁

A transfer clock synchronizing with servo information is read, a delay time by a delayer 13 is set to 0, in addition, a frequency dividing ratio of a frequency divider 17 is set to 1, and a postscript clock pattern is recorded.例文帳に追加

サーボ情報に同期した転写クロックを読み取り、遅延器１３による遅延時間を０に設定し、加えて分周器１７の分周比を１に設定して、追記クロックパターンを記録する。 - 特許庁

The clock frequency of a clock generator for a main body part of a telephone set is set to a frequency which is the integer multiple of a reference frequency for the FM radio receiver and is the integer multiple of a frequency for demodulation.例文帳に追加

電話機本体部用のクロック発生器のクロック周波数を、ＦＭラジオ受信機用の基準周波数の整数倍であり、かつ復調用周波数の整数倍である周波数に設定する。 - 特許庁

To provide an alarm clock which automatically activates an alarm at a set time the next morning even if the alarm is turned off.例文帳に追加

アラームをオフにしても自動的に翌朝設定時にアラームが作動する目覚まし時計を提供する。 - 特許庁

In the digital processing unit, if the noise flag is set "on", digital noise is reduced by decreasing frequency of dynamic clock.例文帳に追加

デジタル処理部は、ノイズフラグがオンの場合、動作クロックの周波数を低減してデジタルノイズを低減する。 - 特許庁

To provide an alarm clock capable of waking users comfortably and surely, the alarm times set.例文帳に追加

設定したアラーム時刻に、快適かつ確実に目覚めさせることのできる目覚まし時計を提供する。 - 特許庁

The second signal reception effective time width is set at a starting point of time of one cycle of the transmission clock signal.例文帳に追加

第２信号受信有効時間幅は、伝送クロック信号の１周期の開始時点に設定される。 - 特許庁

To provide a mobile phone, whose clock menu can be freely set according to user preference.例文帳に追加

時計画面を自己の好みに応じて自由に設定できる携帯電話を提供することを目的とする。 - 特許庁

A time display (3), set alarm time (4) and an alarm switch state (5) are indicated on the clock front.例文帳に追加

時刻表示（３）とともに、アラーム設定時刻（４）とアラームスイッチの状態（５）は、時計前面に表示される。 - 特許庁

A motor control part 602 adjusts the rotational speed of the motor 601 set proportional to the frequency of the clock pulse.例文帳に追加

モータ制御部６０２はクロックパルスの周波数に比例させてモータ６０１の回転速度を調整する。 - 特許庁

A clock skew value, which sets the shift operation of the clocked scan FF, is set at a plurality of values which are not indentical.例文帳に追加

クロックドスキャンFFのシフト動作を設定するクロックのスキュー値を同一でない複数の値に設定する。 - 特許庁

To finely set an amount of delay of a clock 8 outputted from a current control type oscillation circuit 4.例文帳に追加

電流制御型発振回路４から出力されるクロック８の遅延量を細かく設定する。 - 特許庁

The information related to the device is deleted from a clock ON set RAM device storage part 14.例文帳に追加

また、クロックＯＮ設定ＲＡＭデバイス記憶部１４から、そのデバイスに関する情報を削除する。 - 特許庁

Information for a system clock frequency is programmed in a mode register set 90 as a writing cycle mode WM.例文帳に追加

システムクロック周波数に対する情報が書き込み周期モ−ドWMとしてモ−ドレジスタセット90にプログラムされる。 - 特許庁

An L-level potential of the clock signal CLKGi is set between the potential VSS1 and a potential VSS3.例文帳に追加

クロック信号ＣＬＫＧｉのＬレベルの電位は、電位ＶＳＳ１，ＶＳＳ３の間に設定されている。 - 特許庁

If output current beyond a set value or more flows, a system clock reference D1 turns on, and a relay is energized.例文帳に追加

設定した値以上の出力電流が流れると、ＳＣＲ Ｄ１がオンし、リレーが通電される。 - 特許庁

To provide a media receiving set with which the synchronization with a media transmitting set can be attained without changing the frequency of a clock.例文帳に追加

クロックの周波数を変更することなく、メディア送信装置との同期を図ることができるメディア受信装置を得ることを目的とする。 - 特許庁

A clock generator 14 supplies each area clock signal, an area clock signal of an area which supplies a data signal is impressed to a clock input connection of the first latch of each cascade connection latch set and an area clock signal of an area which receives the data signal is impressed to the second latch.例文帳に追加

クロックジェネレータ１４はそれぞれの領域クロック信号を供給し、データ信号を供給する領域の領域クロック信号はそれぞれのカスケード接続ラッチセットの第１のラッチのクロック入力接続に印加され、前記データ信号を受け取る領域の領域クロック信号は第２のラッチに印加される。 - 特許庁

When operation of a CPU 1A is unneeded, a FF (Flip Flop) 56 is set by the clock stop signal BCS to stop the operation of the clock generation circuit 34, whereby unnecessary power consumption by wasteful clock supply is reduced.例文帳に追加

ＣＰＵ１Ａの動作が不要になったときに、クロック停止信号ＢＣＳによってＦＦ５６をセットしてクロック生成回路３４の動作を停止させ、無駄なクロック供給による不必要な電力消費を低減する。 - 特許庁

At such a time, the pixel clock is synchronized with a synchronizing pulse, and also the counting operation of the circuit 206 is stopped according to a phase set signal, so that a phase is delayed by 1/8 clock so as to finely adjust the cycle of the pixel clock.例文帳に追加

このとき、画素クロックは同期パルスに同期させると共に、位相セット信号によって１／８分周回路のカウント動作を停止させ、１／８クロック刻みで位相を送らせて画素クロックの周期を微調節する。 - 特許庁

The clock signals ck1, ck2 are signals of which the phases are mutually shifted by a half period and set so that after ending the trailing of a pulse of one clock signal, a pulse of the other clock signal is raised.例文帳に追加

クロック信号ｃｋ１，ｃｋ２は、互いに位相が半周期ずれた信号であり、一方のクロック信号のパルスの立ち下がりが終了した後、他方のクロック信号のパルスが立ち上がるように設定されている。 - 特許庁

In the living body implantable medical device, a low frequency pulse-like clock is set to a fundamental clock and this low frequency clock is supplied when a microprocessor (MPV) for controlling the medical device requires no high speed processing.例文帳に追加

本発明の生体植え込み可能医療装置は、低周波のパルス状クロックを基本クロックとし、装置の制御を行うマイクロプロセッサ（ＭＰＵ）が高速動作を必要としない時は、この低周波のクロックが供給される。 - 特許庁

The legacy IP converter 12-3 set as the second clock slave performs clock synchronization by controlling the clock frequency so that the receiving buffer amount of one specified channel of the legacy IP converter 12-2 becomes stable at the center value.例文帳に追加

第２クロックスレーブを設定したレガシーＩＰ変換器１２−３は、レガシーＩＰ変換器１２−２の特定１チャネルの受信バッファ量をセンタ値に安定するようにクロック周波数を制御してクロック同期する。 - 特許庁

When a decoder decodes video data and audio data and a clock control value at PWM control reproduction is recorded in a control unit, the clock control value is compared with a clock control value which is set so far.例文帳に追加

デコーダにおいて映像データ、音声データをデコードする場合、ＰＷＭ制御再生を行ったときのクロック制御値を記録部に記録する際に、そのときまでに設定されていたクロック制御値と比較する。 - 特許庁

For internal setting for quiescent supply current measurement, the control signal 1 is set to 1, the control signal 2 is set to 0 and the clock CLK is set to 0 to set outputs of all the latches to 0 and 1 alternately.例文帳に追加

静止電源電流測定用の内部設定を行う時には、制御信号１を１、制御信号２を０とし、クロックＣＬＫを０の状態にすれば、全てのラッチの出力が０と１交互になる。 - 特許庁

To change set values of internal resources simultaneously with the variation of an internal clock by controlling the internal clock of a microcomputer in detail according to variation in source voltage.例文帳に追加

電源電圧の変化に応じてマイクロコンピュータの内部クロックをきめ細かく制御し、内部クロックの変更と同時に内部リソースの設定値の変更をおこなうこと。 - 特許庁

The frequency-division clock signal is varied to the high level in accordance with the frequency clock set signal and varied to the low level in accordance with the frequency-division reset signal.例文帳に追加

分周クロックセット信号に従って、分周クロック信号をハイレベルに変化させ、分周クロックリセット信号に従って、分周クロック信号をロウレベルに変化させる。 - 特許庁

The clock signal generating section 1 applies frequency division to the horizontal synchronizing signal at the frequency division ratio set by the control section 5, to generate a clock signal and to give it to a sampling section 3.例文帳に追加

クロック信号生成部１は、制御部５により設定された分周比で水平同期信号を分周してクロック信号を作成し、サンプリング部３に送る。 - 特許庁

The 1/N counter 2 frequency-divides the received clock CK on the basis of a frequency division ratio set to its inside and outputs the result of frequency division to a PLL oscillator 3 as a frequency division clock CKn.例文帳に追加

1/Nカウンタ2は、入力されるクロックCKを内部に設定されている分周比に基づき分周し、分周結果を分周クロックCKnとしてPLL発振器3へ出力する。 - 特許庁

When count data from a counter match the 1/2 frequency-division ratio setting data, a frequency-division clock set signal for varying the frequency-division clock signal to a high level is generated.例文帳に追加

カウンタからのカウントデータが１／２分周比設定データに一致するときに、分周クロック信号をハイレベルに変化させるための分周クロックセット信号を発生する。 - 特許庁

Then, the clock frequency and the length of the page on the tape streamer drive are set (S004) based on the maximum clock frequency and the maximum write cycle detected from the MIC.例文帳に追加

そして、ＭＩＣから検出されたマキシマム・クロック・フリーケンシー、マキシマム・ライト・サイクルに基づいて、テープストリーマドライブにおけるクロック周波数、ページ長を設定する（Ｓ００４）。 - 特許庁

As the output of the LPF 7c of the data clock reproduction PLL circuit 7 contains a jitter component of a reproduced clock, it is set as a spindle servo phase control signal.例文帳に追加

データクロック再生用ＰＬＬ回路７のＬＰＦ７ｃの出力には再生クロックのジッタ成分が含まれているので、スピンドルサーボの位相制御信号とする。 - 特許庁

To ensure the normal operation of a logic circuit, which is set as a vertical two-stage stack for a low-voltage operation, even when regular clock signals and auxiliary clock signals are unbalanced.例文帳に追加

低電圧動作のために縦２段重ねとなされた論理回路において、クロック信号の正補のバランスが崩れても論理回路の正常動作が保証できるようにする。 - 特許庁

The frequency divided clock generating section 5 is configured to set the phase of the frequency divided clock to a specific phase in response to the result of detection by the timing detection/phase control section 4.例文帳に追加

該分周クロック生成部５は、タイミング検出・位相制御部４の検出結果に応じて、分周クロックの位相を特定の位相にセットするように構成されている。 - 特許庁

A CPU 6 computes a correction value minimizing an error of the real time clock from a differential between the count value of the actual use time and the count value of the memory 5 to set it to the real time clock RTC 2.例文帳に追加

ＣＰＵ６は、実使用時のカウント値とメモリ５のカウント値との差分からリアルタイムクロックの誤差が最小となる補正値を算出してＲＴＣ２に設定する。 - 特許庁