「set clock」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

If a decision is made that the microwave oven is set to operate as a clock (No at S35), a 5 min counter is subtracted (S38).例文帳に追加

当該設定がなされていると判断すれば（Ｓ３５でＮｏ判断時）、５分のカウンタを減算する（Ｓ３８）。 - 特許庁

To obtain a multiple gray scale by lowering a frequency of a clock rate of a gray scale counter, and further by using a set of ramp signals.例文帳に追加

階調カウンタのクロックレートを低周波数化し、しかも１組のランプ信号を用いて多階調を得る。 - 特許庁

At the same time, that additional information is also set to the second clock information and is sent in the second direction on the ring network.例文帳に追加

それとともに、その付加情報を第２クロック情報にも設定してリング網の第２方向へ送出する。 - 特許庁

Then a stop command of the MPU 21 is issued to stop the clock of the MPU 21 and the power-saving mode is set.例文帳に追加

その後、ＭＰＵ２１のストップコマンドを発行してＭＰＵ２１のクロックを停止し省電力モードに入る。 - 特許庁

This static clock pulse oscillator includes plural stages, each of which includes a reset-set flip flop 3 and a gate circuit 4.例文帳に追加

スタティッククロックパルス発振器は複数の段を含み、各段がリセット−セットフリップフロップおよびゲート回路を含む。 - 特許庁

To set the frequency of a data transfer clock of an external device regardless of the operation frequency of a processor.例文帳に追加

外部装置のデータ転送クロックの周波数を、プロセッサの動作周波数に関係なく設定可能にする。 - 特許庁

A clock 5 displaying current time, in which time can be set, is provided on the cart main body 3.例文帳に追加

現在時刻を表示すると共に予約時刻を設定することができる時計５を車両本体３に設ける。 - 特許庁

To provide a radio set implementing clock synchronization without increasing wiring between a front end portion and a base band portion.例文帳に追加

フロントエンド部とベースバンド部間の配線を増大させずにクロック同期を実現可能な無線機を提供する。 - 特許庁

Thus, a clock at hand can be set correctly by the time displayed on the television image.例文帳に追加

これにより、テレビ画像に表示される時刻によって、手元にある時計を正確に合わせることが可能となる。 - 特許庁

When the detected temperatures of the CPU cores 50 to 56 increase and arrive at a prescribed temperature, a clock setting register 92 in a CPU clock generation part 90 is set to maximum magnification and the CPU clock magnification values of the other clock setting registers 94, 96, 98 are reduced lower than the maximum magnification.例文帳に追加

検出したＣＰＵコア５０〜５６の温度が高くなり、所定の温度となったときに、ＣＰＵクロック生成部９０のクロック設定レジスタ９２を最高倍率とし、それ以外のクロック設定レジスタ９４，９６，９８のＣＰＵクロック倍率を最高倍率よりも下げる。 - 特許庁

Each synchronization circuit receives the first complementary digital signal set and a clock signal, uses the clock signal as the timing reference of the first complementary digital signal set, and outputs a second complementary digital signal set corresponding to the first complementary digital signal set to a digital-to-analog conversion unit, so as to convert the second complementary digital signal into an analog signal.例文帳に追加

各同期化回路は、第一相補デジタル信号組とクロック信号を受信し、 クロック信号を、第一相補デジタル信号組の時間基準とし、第一相補デジタル組に対応して、第二相補デジタル信号組を、デジタル／アナログ変換ユニットに出力して、第二相補デジタル信号をアナログ信号に変換する。 - 特許庁

A radio controlled clock 10 is a clock receiving a standard wave transmitted in long wave of 40 kHz to 60 kHz and converting it to time data and receives the standard wave at a specific time slot to set the correct time in a real time clock 6.例文帳に追加

電波時計１０は、４０ｋＨｚまたは６０ｋＨｚの長波で送信される標準電波を受けて時刻データに変換する時計で、所定の時間帯に標準電波を受けて、リアルタイムクロック６に正しい時刻をセットする。 - 特許庁

While legacy multiplex transmission devices 10-1 to 10-3 and legacy IP converters 12-1 to 12-3 are put in one group G1, master-slave relation of clock synchronization of one of a first clock slave and a second clock slave is set.例文帳に追加

レガシー多重伝送装置１０−１〜１０−３とレガシーＩＰ変換器１２−１〜１２−３の３組を１グループＧ１として、クロックマスタ、第１クロックスレーブ又は第２クロックスレーブのいずれかのクロック同期の主従関係を設定する。 - 特許庁

In a control device to control the operation of the apparatus 1, a calendar clock which can count time, for example, in months is included, and a target hot-water storage temperature is set in the clock beforehand in each season, which is decided by the clock.例文帳に追加

給湯器１の作動を制御する制御装置には、例えば月単位の時間を計数できるカレンダー時計が内蔵され、このカレンダー時計によって判断される季節ごとに予め目標貯湯温度が設定されている。 - 特許庁

Hardware-based synchronism is imparted within a device such as a set-top box so as to transmit the set of data values between a set of DCR registers each operating in a first frequency and a set of clock registers each operating in a second frequency.例文帳に追加

本発明は、セットトップボックス等のデバイス内でハードウエアベースの同期を与え、第１の周波数で動作するＤＣＲレジスタセットと第２の周波数で動作するクロックレジスタセットとの間でデータ値セットを伝達可能とする。 - 特許庁

Each stage includes a flip flop/logic circuit, receives a set enable signal from an output of the preceding stage, is set by one leading edge of a clock phase under the existence of the enable signal and is reset by the tailing edge of the clock phase.例文帳に追加

各段は、フリップフロップ／論理回路を含み、直前の段の出力からセットイネーブル信号を受信し、イネーブル信号の存在下でクロック位相の１つの立ち上がりエッジによりセットされ、クロック位相の立ち下がりエッジによりリセットされる。 - 特許庁

At this time, a main side communication module 200 makes a clock source set in the module a reference clock, and makes data of each color of Y, M, C and K one serial signal by time division multiplexing.例文帳に追加

このとき、メイン側通信モジュール２００は、当該モジュールに設けられたクロック源を基準クロックとするとともに、ＹＭＣＫ各色のデータを時分割多重化し一のシリアル信号とする。 - 特許庁

A clock signal used by a hardware process and an instruction set simulator is generated by a clock generator 13, and a process queue waiting for an event is managed by a queue maintainer 14.例文帳に追加

ハードウェアプロセスと命令セットシミュレータとによって使用されるクロック信号はクロックジェネレータ１３により生成され、イベントをウェイトするプロセスキューはキューメンテナ１４により管理される。 - 特許庁

In such an usual state that the time information is not sent from the remote control device 4, the time setting is carried out, on the basis of a built-in clock of the clock section 33, and the set time information is displayed on the displaying section 27.例文帳に追加

通常、リモコン装置４から時刻情報の送信がないときは、時計部３３の内蔵時計に基づいて時間設定が行われ、表示部２７に表示される。 - 特許庁

Clock pulses outputted from a 1st CPU 11 are supplied to the set terminal of an RS flip-flop 13 and clock pulses outputted from a 2nd CPU 12 are supplied to the reset terminal.例文帳に追加

ＲＳフリップフロップ１３のセット端子には、第１ＣＰＵ１１から出力されたクロックパルスが与えられ、リセット端子には、第２ＣＰＵ１２から出力されたクロックパルスが与えられる。 - 特許庁

A test signal given to the integrated memory is varied in synchronization with a test clock signal, an invalid state is set by a control signal being not synchronizing with this test clock signal, and given to the memory (3).例文帳に追加

混載メモリへ与えられるテスト信号をテストクロック信号に同期して変化させかつこのテストクロック信号と非同期の制御信号で無効状態を設定し、メモリ（３）へ与える。 - 特許庁

METHOD OF MAINTAINING FREQUENCY OF CLOCK DATA RECOVERY CIRCUIT, MEDIUM OR WAVEFORM COMPRISING SET OF ORDER CAPABLE OF BEING READ BY COMPUTER COPING WITH EXECUTION OF THE METHOD AND CLOCK CONTROL CIRCUIT例文帳に追加

クロック・データ・リカバリ回路の周波数を維持する方法、前記方法を実施するように適合されたコンピュータ読み取り可能な命令の組を含む媒体または波形、およびクロック制御回路 - 特許庁

The data maintenance part 20 holds data in the node NA when at least one side of the first clock signal C1 and the second clock signal C2 is set up at a second level contrary to the first level.例文帳に追加

データ保持部２０は、第１クロック信号Ｃ１と第２クロック信号Ｃ２の少なくとも一方が第１レベルと逆の第２レベルである場合に、上記ノードＮＡにおけるデータを保持する。 - 特許庁

The control circuit 30 increases the amplitude of the first clock signal CLK to set the activating circuit 20 in the conductive state ny using a second clock signal CLKb whose amplitude is increased.例文帳に追加

制御回路３０は、第１クロック信号ＣＬＫを高振幅化し、その高振幅化した第２クロック信号ＣＬＫｂを用いて活性化回路２０を導通状態に設定する。 - 特許庁

A clock signal CLK is inputted to the circuit 14 and a clock signal CLKOUT delayed by time set by selection signals S0, S1, S2 is outputted from the circuit 14.例文帳に追加

このクロックディレイ調整回路１４にクロック信号ＣＬＫを入力し、選択信号Ｓ０、Ｓ１、Ｓ２で設定した時間だけ遅延したクロック信号ＣＬＫＯＵＴを出力させる。 - 特許庁

A counter DPLCNT, whose maximum count value, n, is set, counts a source clock from the change point to the next change point.例文帳に追加

カウンタＤＰＬＣＮＴは、最大カウント値ｎが設定され、変化点から次の変化点までをソースクロックをカウントする。 - 特許庁

The values of M and N are set so that the frequency of the pattern P_3 agrees with the frequency of the system clock.例文帳に追加

ここで、出力パターンＰ_３の周波数がシステムクロックの周波数に一致するように、Ｍ及びＮの値を設定する。 - 特許庁

To set delay time by unit finer than 1/2 unit of a period of a clock used for sampling in an FIR filter.例文帳に追加

FIRフィルタにおいて、サンプリングに使用するクロックの周期の1/2単位よりも細かな単位で遅延時間を設定可能にする。 - 特許庁

A set link configuration for the communication link establishes a number of clock cycles required to transmit a data envelope.例文帳に追加

通信リンクのためのセットされたリンク構成が、データ・エンベロープを送信するのに必要な数のクロック・サイクルを設定する。 - 特許庁

An orthogonal modulator 11 modulates a reference clock with a modulation amount that is variably set for each carrier frequency.例文帳に追加

直交変調器１１は、キャリア周波数毎に可変設定される変調量により基準クロックを変調する。 - 特許庁

To enable electronic information equipment to more appropriately set a frequency of a clock signal to be supplied to a CPU.例文帳に追加

電子情報機器が、ＣＰＵに供給されるクロック信号の周波数を、より適切に設定できるようにする。 - 特許庁

The control program schedules the priority process to be executed only by the logical processor for which the clock boosting is set.例文帳に追加

制御プログラムは優先プロセスをクロック・ブーストの設定がされた論理プロセッサだけで実行するようにスケジューリングさせる。 - 特許庁

After connection, the standard time is acquired from the control server, and the clock time is set to be agreed with the standard time.例文帳に追加

接続後は、管理サーバから標準時刻を取得し、時計の時刻を標準時刻と一致するように設定する。 - 特許庁

The reception clocks can be arbitrarily set in the clock generating circuit so that the data with the arbitrary number of bits can be received.例文帳に追加

クロック発生回路で受信クロックが任意に設定できる事により、任意のビット数のデータを受信する事ができる。 - 特許庁

The synchronizer includes a second set of flip-flops (204B, 204D) for receiving data from the first system based on the second clock.例文帳に追加

同期装置は、第２のクロックに基づいて第１のシステムからデータを受信するフリップフロップの第２の集合(204B, 204D)を含む。 - 特許庁

Time of the internal clock of a parking lot management machine 3 is set by the time information received from an NTP server 20.例文帳に追加

ＮＴＰサーバ２０から受信した時刻情報により駐車場管理機３の内部時計の時刻を設定する。 - 特許庁

The OFF voltage V_L2 is set lower than the OFF voltage V_L1 of a transfer clock in frame transfer (periods t18 to t19).例文帳に追加

オフ電圧Ｖ_Ｌ２は、フレーム転送（期間ｔ18〜ｔ19）における転送クロックのオフ電圧Ｖ_Ｌ１より低く設定される。 - 特許庁

As a result, the synchronization with the media transmitting set 1 can be spuriously attained without changing the frequency of the clock.例文帳に追加

これにより、クロックの周波数を変更することなく、メディア送信装置１との同期を擬似的に図ることができる。 - 特許庁

Therefore, it is not necessary to set the duty rate of the data clock DCLK as 50%, and it is not necessary to set any delay circuit in the output signal generating circuit 20.例文帳に追加

したがって、データクロックＤＣＬＫのデューティ比は５０％である必要がなく、また、出力信号生成回路２０内に遅延回路を設ける必要がない。 - 特許庁

One of signals S4-1 to S4-n is set as an enable signal, a clock is supplied to signals S31-1 to S31-m, and time-divided pattern select data on a signal S5 is set in the register.例文帳に追加

信号Ｓ４-1〜Ｓ４-nの何れかをイネーブルとして信号Ｓ３１-1〜Ｓ３１-mにクロックを供給し、信号Ｓ５上の時分割されたパタンセレクトデータをレジスタに設定する。 - 特許庁

In an image forming apparatus that outputs a reference clock, divides the output reference clock based on a set multiple, and generates an image clock based on the division, a BD signal width that indicates dynamic deviation characteristics is detected, and the multiple is set in accordance with the detected BD signal width.例文帳に追加

基準クロックを出力し、設定された逓倍数に基づき出力された基準クロックを分周し、当該分周により画像クロックを生成する画像形成装置において、動的偏差特性を表しているＢＤ信号幅を検出し、当該検出されたＢＤ信号幅に応じて、逓倍数の設定を行なう。 - 特許庁

To freely set a clock cycle setting margin according to a system clock frequency and to converge a source voltage on a minimum source voltage at which an internal circuit operates normally in a short time in response to variation in system clock frequency without causing the internal circuit to malfunction.例文帳に追加

システムクロック周波数に応じて自由にクロック周期設定マージンを設定でき、システムクロック周波数の変化に対し、内部回路を誤動作させずに短時間で電源電圧を正常に動作する最小電源電圧に収束させること。 - 特許庁

If, meanwhile, no clock signal can be extracted by any extraction circuit 30-36, an output frequency of an internal clock generator 48 is set to CUR-WC; and its output signal is selected as a word clock in the selection switch 38.例文帳に追加

一方、何れの抽出回路３０〜３６によってもクロック信号が抽出できなかった場合は、内蔵クロック・ジェネレータ４８の出力周波数がCUR_WCに設定され、その出力信号が選択スイッチ３８においてワードクロックとして選択される。 - 特許庁

Wiring tracks 10a, 10b, 10c between the clock nets 11_1, 11_2 are set inhibited from wiring, then the tracks 10a, 10b, 10c between the clock nets 11_1, 11_2 are opened, and further, a non-clock net 12_1 is wired on the wiring track 10b.例文帳に追加

クロックネット１１＿１，１１＿２間の配線トラック１０ａ，１０ｂ，１０ｃを配線禁止にし、次いでクロックネット１１＿１，１１＿２間の配線トラック１０ａ，１０ｂ，１０ｃを開放し、さらに配線トラック１０ｂ上に非クロックネット１２＿１を配線する。 - 特許庁

A correcting means is provided so as to make the frequency of the second clock signal coincident with that of the first clock signal when a switch is made, to gradually remove the corrections after the switch is made, and to set the frequency of the second clock signal ideal by control.例文帳に追加

切替時においては、第２のクロック信号の周波数を第１のクロック信号の周波数と一致させる補正を行い、切替後に徐々にこの補正を解除して、理想的な周波数となるように制御する補正手段を設けた。 - 特許庁