「shared memory access」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A POS device I/F program 404 accesses to the shared memory 403 at certain intervals, reads the control data, and accordingly carries out a system call access to an OS.例文帳に追加

ＰＯＳデバイスＩ／Ｆプログラム４０４は、一定間隔で共有メモリ４０３にアクセスして制御データを読み取り、それに応じて、ＯＳにシステムコール呼出を行う。 - 特許庁

A system and method for locking and unlocking access to a shared memory for atomic operation includes giving instantaneous feedback to instruct whether or not lock has been successfully performed.例文帳に追加

アトミックなオペレーションのための共有メモリへのアクセスをロック及びアンロックするシステム及び方法は、ロックが首尾良く行われたかどうか指示する即時フィードバックを与える。 - 特許庁

A priority 32 fixed to access areas of a plurality of memory devices 50a to 50e connected to the shared bus 40 is previously set in a mediation control part 31.例文帳に追加

共有バス４０に接続された複数のメモリ・デバイス５０ａ〜５０ｅのアクセス領域に固定の優先順位３２を調停制御部３１に予め設定する。 - 特許庁

The shared memory system 109 increases or decreases dynamically the sizes of the data writing regions corresponding to the ratio or the priority of write access of each processor 100-102.例文帳に追加

また、共有メモリシステム１０９は、各プロセッサ１００〜１０２のライトアクセスの比率又は優先度に応じ、前記データ書き込み用領域のサイズを動的に増減させる。 - 特許庁

To avoid a failure in an access band of a memory shared by the processing of a moving picture and that of a still picture, when recording the still picture while recording the moving picture.例文帳に追加

動画像を記録しながら静止画像を記録する場合において、動画像の処理と静止画像の処理とで共有するメモリのアクセス帯域の破綻を抑制する。 - 特許庁

Thus plural application programs included in the application part 21 able to access the shared memory, and the application programs can be operated in a connected state.例文帳に追加

したがって、アプリケーション部２１に含まれる複数のアプリケーションプログラムが共有メモリにアクセスできるようになり、アプリケーションプログラムを連携して動作させることが可能となる。 - 特許庁

A memory management program operating inside an information processor 200 decides whether or not an access restriction request is valid when the access restriction request to a shared memory by one program (e.g. a program A) is received from the other program (e.g. a program B).例文帳に追加

情報処理装置２００内で動作するメモリ管理プログラムは、一方のプログラム（例えば、プログラムＡ）による共有メモリへのアクセス制限依頼を他方のプログラム（例えば、プログラムＢ）から受け付けた場合に、アクセス制限依頼が正当なものであるか否かを判定する。 - 特許庁

The bus master writes key data for receiving access permission in a key data register 22, and when the key data are matched with fixed data, and ID data to be output by an arbiter 23 are also matched with the fixed data, the bus access limiting part 21 permits the bus master to perform access to the shared memory 10.例文帳に追加

バスマスタは、アクセス許可を受けるためのキーデータをキーデータレジスタ２２に書き込み、そのキーデータと固定データとが一致し、アービタ２３より出力されるＩＤデータも固定データと一致すれば、バスアクセス制限部２１は共有メモリ１０に対するアクセスを許可する。 - 特許庁

A control part 420 performs control over whether or not access from the frame transfer part to the shared memory 110 is stopped based upon the predicted band that the band prediction part 425 predicts and the monitoring result of the memory bus monitoring part 410.例文帳に追加

制御部４２０は、帯域予測部４２５が予測した予測帯域と、メモリバス監視部４１０の監視結果とに基づいて、フレーム転送部から共有メモリ１１０へのアクセスを停止させるか否かの制御を行う。 - 特許庁

This CPU system includes a cache memory system where a dedicated write port for maintaining and controlling coherency from a shared system side is separated from an access port from a CPU side by making the cache memory system in the CPU have many ports.例文帳に追加

ＣＰＵ内キャッシュメモリシステム多ポート化により、共有システム側からのコヒーレンシ維持制御の為の専用ライトポートとＣＰＵ側からのアクセスポートとを分離したキャッシュメモリシステムを内蔵するＣＰＵシステム。 - 特許庁

The shared memory module 36 provided with a shared buffer 38 can exclusively access without any loss the preceding image processing module 28 (A1) or the succeeding image processing module 28 (A2) without generating overlap between the writing of image data in the shared buffer 38 and the reading of image data from the shared buffer 38.例文帳に追加

共有メモリモジュール３６は、共有バッファ３８を備え、独占排他的に前段の画像処理モジュール２８（Ａ１）又は後段の画像処理モジュール２８（Ａ２）とアクセス可能であり、共有バッファ３８への画像データの書き込みと、共有バッファ３８からの画像データの読み出しとの時期が重なることがなく、かつロスなくアクセスが可能となる。 - 特許庁

This memory control IC 10 judges to which of the ROM 30 and RAM 40 an access is made on the basis of a system address received from a CPU 30, generates the address to access and outputs it to the shared address bus 50.例文帳に追加

メモリ制御用ＩＣ１０は、ＣＰＵ２０から受け付けるシステムアドレスに基づいて、ＲＯＭ３０およびＲＡＭ４０のいずれにアクセスするかを判断し、アクセスすべきアドレスを生成して共通アドレスバス５０に出力する。 - 特許庁

For arbitrating the access to the shared memory device among a number of masters, each master outputs a request signal for access to be transmitted to an arbitrator simultaneously with an essentially necessary instruction such as a continuously generated auto-refresh instruction.例文帳に追加

多数のマスタの間で共有メモリ装置へのアクセスを仲裁するため、マスタは連続的に発生するオートリフレッシュ命令のような必須不可欠な命令と同時に仲裁器に伝送されるアクセスのための要請信号を出力する。 - 特許庁

When the counted period becomes the period related to the processor, the arbitrator permits the processor exclusive access to the shared memory in the period related to the processor.例文帳に追加

アービトレーターは、カウントされた期間がプロセッサーに関連付けられた期間になった時に、プロセッサーに関連付けられた期間、そのプロセッサーに共用メモリーへの排他的アクセスを許可する。 - 特許庁

In a comparator circuit 208, at the time of the hit judgement of a way when the processor of a certain section accesses a shared cache memory, only the way allocated beforehand corresponding to active signals outputted when the processor accesses the shared cache memory among the ways in a set specified at the time of access is the object of the hit judgement.例文帳に追加

比較回路２０８は、ある区画のプロセッサが共有キャッシュメモリにアクセス時のウェイのヒット判定時に、アクセス時に指定されたセットにおけるウェイのうちプロセッサが前記共有キャッシュメモリにアクセス時に出力されるアクティブ信号対応に予め割り当てたウェイのみをヒット判定の対象とする。 - 特許庁

A bus bridge circuit 15 is provided with a function for relaying data transfer between an internal bus 6 and peripheral buses 11 to 14, and access from bus masters 2, 3 and 5 to a shared memory 10 connected to a peripheral bus is controlled by a bus access limiting part 21.例文帳に追加

バスブリッジ回路１５は、内部バス６と周辺バス１１〜１４とのデータ転送を中継する機能を備え、バスアクセス制限部２１によってバスマスタ２，３，５が周辺バスに接続されている共有メモリ１０に対して行うアクセスを制御する。 - 特許庁

The shared memory includes: a packet storage memory for storing the divided fixed length packets sequentially to pages designated by a pointer link; and a pointer storage memory for storing a next pointer representing a page to be linked next in cross-reference with pages of the pointer link and an access count representing the number of valid data in each page.例文帳に追加

共有メモリは，分割した固定長パケットをポインタリンクにより指定されたページに順に格納するパケット格納メモリと，ポインタリンクのページに対応して次にリンクするページを表す次ポインタとページ内の有効データ数を表すアクセスカウントとを格納するポインタ格納メモリとを備える。 - 特許庁

To provide a regenerative memory and a file access method, which install only a content permitted to install by automating a plurality of installation processes and calling a shared function (installation) for executing the content when these installation processes are executed.例文帳に追加

インストール処理を自動化し、これらの処理を実行する際に実行中のコンテンツは共通した機能（インストール）を呼び出すことにより、許可されたインストール対象のコンテンツのみをインストールする。 - 特許庁

When it is determined that abnormality occurs in any motherboard, a switch control part of the shared memory system 1 selects an access permission pattern in which a state NO corresponds to "15" among access permission patterns stored in a switch state table and holds the selected pattern and turns off all switches on the basis of the access permission pattern.例文帳に追加

何れかのマザーボードで異常が発生したと判定された場合に、共有メモリシステム１のスイッチ制御部は、スイッチ状態テーブルに格納されているアクセス許可パターンのうち、状態ＮＯが“１５”に対応するアクセス許可パターンを選択して保持するとともに、当該アクセス許可パターンに基づいて全てのスイッチをＯＦＦに切り替える。 - 特許庁

The address information of the data link area 16 storing the net variable shared with other PLCs is stored into the memory area of the data memory which is referred to based on the physical address described in the user program, and the access to the data link area is enabled based on the address information.例文帳に追加

ユーザプログラムに記述された物理アドレスに基づいて参照されるデータメモリの記憶エリアに、他のＰＬＣと共有するネット変数が格納されたデータリンクエリア１６のアドレス情報を格納し、そのアドレス情報に基づいてデータリンクエリアにアクセス可能にした。 - 特許庁

To provide a data processor that always accesses a memory in a fashion satisfying a limitation when at least one of a plurality of data processing means which possibly access the memory including a shared secondary storage device has the limitation of a time period necessary for transferring of data.例文帳に追加

共有する２次記憶装置を含むメモリにアクセスすることがある複数のデータ処理手段の少なくとも一つにデータ転送に要する時間の制約が存在する場合に、その制約を満たす形で常にメモリにアクセスするデータ処理装置を提供する。 - 特許庁

To attain the continuation of a service by preventing the interruption of communication processing by making the most accurate response according to an error situation at the time of performing access to a duplexed shared memory means.例文帳に追加

２重化された共有メモリ手段へのアクセス時のエラー状況に応じて、最も的確な応答することによって通信処理の中断を極力回避し、サービスの継続を可能とするメモリ２重化装置を提供する。 - 特許庁

A method for solving the address competition and access priority ordering to resources in a shared memory system comprises the dynamic generation of a list where requests to the individual resources to be contested are put in correct order.例文帳に追加

共用メモリ・システム内のアドレス競合および資源へのアクセスの優先順位付けを解決するための方法は、争奪される各資源に対する要求の順序付けられたリストを動的に作成することを含む。 - 特許庁

In a processor 101 on the side assuring a store sequence, when store access 127 started after a store sequence assurance request 133 is reflected in a shared memory 120, a sequence assurance flag 136 is set, and when store access 125 before the request 133 is reflected in the memory 120 or in the cache 124 of another processor 102, it is reset.例文帳に追加

ストア順序を保証する側のプロセッサ１０１において、ストア順序保証リクエスト１３３以降に開始したストアアクセス１２７が共有メモリ１２０に反映されると順序保証フラグ１３６がセットされ、該リクエスト１３３以前のストアアクセス１２５が共有メモリ１２０および他プロセッサ１０２のキャッシュ１２４に反映されるとリセットされる。 - 特許庁

When the system carries out a state shift to the power saving/normal mode, the subsystem receives notification of the state shift from the main system, switches access to the shared memory to a stop/start, and the notification of shifting of the state is transmitted to the main system.例文帳に追加

システムが省電力／通常モードに状態遷移する際に、サブシステムはメインシステムからの状態遷移する通知を受信し、共有メモリへのアクセスを停止／開始を切り替え、メインシステムに状態遷移した通知を送信する。 - 特許庁

The nonvolatile memory device in which area penalty is small and integration degree is high can be obtained by adopting such constitution that one access transistor is shared with the plurality of tunnel magnetoresistive elements TMR like the above constitution.例文帳に追加

本願構成の如く複数のトンネル磁気抵抗素子ＴＭＲに対して１つのアクセストランジスタを共有した構成とすることにより、エリアペナルティの小さい集積度の高い不揮発性記憶装置を実現することができる。 - 特許庁

Then the module E acquires a prescribed period and access time in each process, prepares a time table by executing scheduling so as not to generate the competion of memory accesses to a shared area and sets up the time table in a time management module F.例文帳に追加

そして、各プロセスに所定の周期及びアクセス時間を取得し、共有領域においてメモリアクセスが競合しないようにスケジューリングを行って、タイムテーブルを作成し、時間管理モジュールＦへ、このタイムテーブルを設定する。 - 特許庁

To provide a signal processor capable of reducing unnecessary access waiting time without requiring great reform of architecture or increase in a circuit scale or in a memory cell area for improving signal processing performance when a work memory is shared in the signal processor.例文帳に追加

本発明は、信号処理装置におけるワークメモリの共用に際して、アーキテクチャの大幅な見直しや回路規模或いはメモリセル面積の増大等を招くことなく、不要なアクセス待機時間を低減し、信号処理のパフォーマンスを向上することが可能な信号処理装置を提供することを目的とする。 - 特許庁

A network system comprises: a communication portion for exchanges of data with other control apparatuses; a link memory 15 for storing data shared through the network; an indirect reference table 16 for storing logical names and pointers used to access data stored in the link memory; and a database 17 of variables in which logical names are associated with memory addresses in the indirect reference table storing the pointers of the logical names.例文帳に追加

他の制御装置との間でデータ交換をする通信部と、ネットワークを介して共有するデータを格納するリンクメモリ１５と、論理名とリンクメモリに格納されたデータをアクセスするためのポインタを格納する間接参照テーブル１６と、論理名と、その論理名についてのポインタが格納された間接参照テーブル内のメモリアドレスを対応付けた変数データベース１７とを有する。 - 特許庁

To provide a bus controller capable of improving the performance of the entire system by shortening the standby time of access between an external device such as a CPU and a local memory without the need of a plurality of shared memories, and to provide an information processing system using it.例文帳に追加

複数の共有メモリを必要とせずに、ＣＰＵ等の外部装置とローカルメモリとの間のアクセスの待機時間を短くして、システム全体のパフォーマンスを向上させ得るバス制御装置、及びこれを用いた情報処理システムを提供することにある。 - 特許庁

A signal (data) supplied from an external device via the CPU of each processor system, or an external bus is once supplied to the local bridge of the processor system; and it is decided, inside the local bridge, whether the signal (data) is made to access to local memories 3-1,..., 3-n on a shared memory 5.例文帳に追加

この各プロセッサシステム毎のＣＰＵもしくはExternal busを介して外部装置から供給される信号（データ）は、そのローカルブリッジに一旦供給され、その内部にて、ローカルメモリ３−１，…，３−ｎに対するアクセスか、共有メモリ５に対するアクセスかを判定される。 - 特許庁

When the basic software of a controller 30 is not made correspond to a new type of input and output module 50, exclusive function information necessary for the setting information or access of the input and output module 50 is read from the in-module shared memory of the input and output module 50.例文帳に追加

制御装置３０の基本ソフトウェアが新機種の入出力モジュール５０に対応していなくとも、入出力モジュール５０の設定情報やアクセスに必要な専用ファンクション情報を入出力モジュール５０のモジュール内共有メモリから読出す。 - 特許庁

A resource managing apparatus has bandwidth information 120 with a plurality of slots, each having highest priority order information for mediating access conflict, and priority master information 121 for specifying a master for reducing access delay to a memory 105 that is a shared resource as a priority master in a plurality of masters 101, 102, 103 as mediation information 113.例文帳に追加

各々アクセス競合を調停するための最優先順位情報を有する複数のスロットを持つ帯域幅情報１２０と、複数のマスタ１０１，１０２，１０３のうち共有リソースであるメモリ１０５へのアクセス遅延を低減したいマスタを優先マスタとして指定するための優先マスタ情報１２１とを調停情報１１３として持つ。 - 特許庁

A host interface module 60, an encryption decoding module 70, a physical layer transmission interface module 81, and a physical layer reception interface module 82 receiving a request from a control section 10 or a physical layer module 90 receive an access permission signal from an arbiter 40 according to the priority with respect to accesses and thereafter access the shared memory 50.例文帳に追加

制御部１０または物理層モジュール９０からの要求を受けてホストインターフェースモジュール６０、暗号復号モジュール７０、物理層送信インターフェースモジュール８１および物理層受信インターフェースモジュール８２は、アクセスに関する優先順位に従ってアービタ４０からアクセス許可信号を供給された後に共有メモリ５０にアクセスする。 - 特許庁

Each of host adapters 10a to 10n includes a page administration table 13 which manages the use states of real pages 21a to 21p which are writing targets in a shared memory 20, and temporary pages 22a to 22q to which data is temporarily written during real page access while associating them with each other.例文帳に追加

各ホストアダプタ１０ａ〜１０ｎは、書き込み対象となる共有メモリ２０中の本ページ２１ａ〜２１ｐの使用状況と、その本ページのアクセス中に一時的にデータを書き込むための仮ページ２２ａ〜２２ｑを対応付けて管理するページ管理表１３を備える。 - 特許庁

To provide a multiprocessor system which prevents calling losses at the time of recovery, simplifies a recovery process and increases the speed of recovery in the event of failure when a plurality of processes access a shared memory, and which provides system reliability, and flexibility derived from a buffer given a large working capacity.例文帳に追加

マルチプロセッサシステムにおいて、複数のプロセッサが共有メモリにアクセスしているときの障害発生時に、リカバリ時の呼損の防止，リカバリ処理の簡素化，復旧の高速化，システムの信頼性および大きな作業容量を割り当てられたバッファによる柔軟性を有するマルチプロセッサシステムを提供する。 - 特許庁

The data processor is shared by more than one circuits or devices, which comprise a programmable circuit, and is provided with the memory where a preservation area where access by the programmable circuit is limited is arranged in a part of a storage area as the preservation area of information to be non-ciphered sentence data.例文帳に追加

本発明に係るデータ処置装置は、上記プログラマブル回路を含む複数の回路又は装置により共有され、かつ、非暗号文データとなった情報の保存領域として上記プログラマブル回路によるアクセスを制限した保存領域が記憶領域の一部に設けられたメモリを備えている。 - 特許庁