「shared memory access」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a shared memory access assurance system which does not have to make subsequent instruction execution wait for the purpose of store sequence assurance in a multiprocessor system having a shared memory.例文帳に追加

共有メモリを有するマルチプロセッサシステムにおいて、ストアの順序保証のために後続の命令実行を待たせる必要のない共有メモリアクセス順序保証方式を提供する。 - 特許庁

To reduce an access time from each functional block to a shared memory, while reducing capacity of a cache memory when a plurality of functional blocks share one shared memory for accessing a data processor and the shared memory for example in a video camera.例文帳に追加

本発明は、データ処理装置及び共有メモリのアクセス方法に関し、例えばビデオカメラに適用して、複数の機能ブロックで１つの共有メモリを共用する構成において、キャッシュメモリの容量を削減しつつ、各機能ブロックの共有メモリへのアクセス時間を短縮する。 - 特許庁

In the cluster system, access to a file is processed as access to a main memory by mapping the file in which a process generated by executing an application program is recorded in a shared disk device on a cluster shared memory (distributed shared memory) area virtually provided in an address space the process of which is arranged on the main memory by using the cluster shared file system.例文帳に追加

クラスタシステムにおいて、アプリケーションプログラムを実行することで生成されるプロセスが共有ディスク装置に記録されたファイルをクラスタ共有ファイルシステムを用いてプロセスが主メモリ上に配置されているアドレス空間内に仮想的に設けたクラスタ共有メモリ（分散共有メモリ）領域上にマッピングすることで、ファイルへのアクセスを主メモリへのアクセスとして処理する。 - 特許庁

To provide a disk controller having a cache memory part and a shared memory part capable of making it unnecessary to increase the number of the shared memory part, and preventing access performance form being deteriorated.例文帳に追加

キュッシュメモリ部と共有メモリ部の二種類のメモリを有するディスク制御装置において、キュッシュメモリ部を増設に応じて、共有メモリ部を増設する必要をなくし、しかも、アクセス性能を低下させないようにする。 - 特許庁

Only when the shared memory 104 is referred to acquire a hard access right by the content of the shared memory 104 before issuing a command for transmitting a debug command from an optional debugger to the LSI, a hard access is started.例文帳に追加

任意のデバッガよりＬＳＩへデバッグ命令が送信されるコマンドを発行する前に、共有メモリ１０４を参照して、この共有メモリ１０４の内容によってハードアクセス権を取得した場合に限り、ハードアクセスを開始する。 - 特許庁

When the access restriction request is valid as the result of the decision, access from the one program (e.g. the program A) to the shared memory is restricted.例文帳に追加

判定の結果、アクセス制限依頼が正当なものである場合には、一方のプログラム（例えば、プログラムＡ）による共有メモリへのアクセス制限をする。 - 特許庁

To increase the response performance of access to a cache page by eliminating the number of times of access to a shared memory that accompanies the open processing and close processing of the cache page.例文帳に追加

キャッシュページのオープン処理およびクローズ処理に伴う共有メモリへのアクセス回数を省くことによって、キャッシュページのアクセスレスポンス性能を向上させる。 - 特許庁

The clock control section 30 receiving the access permission signal supplies the clock signal to the circuit module and the shared memory 50 receiving the access permission signal.例文帳に追加

アクセス許可信号が供給されるとクロック制御部３０はアクセス許可信号を受けた回路モジュールおよび共有メモリ５０にクロック信号を供給する。 - 特許庁

An access path 10 shared by a host interface part 4 or a disk interface part 6 in order to access the cache memory part 7 is constituted of the full duplex path.例文帳に追加

ホストインターフェース部４又はディスクインターフェース部６がキャッシュメモリ部７をアクセスする為に共有するアクセスパス１０を全二重パスで構成する。 - 特許庁

When the other debugger issues the command, also, it is determined by the content of the shared memory 104, and the hard access is performed only when the access right is acquired.例文帳に追加

他のデバッガがコマンドを発行する場合にもその共有メモリ１０４の内容で判断して、アクセス権が取得できなければ、ハードアクセスを行わない。 - 特許庁

The plurality of masters arbitrate for access to the shared memory device, such as an SDRAM, amongst themselves using software and interfaces.例文帳に追加

多数のマスタは、ソフトウェアを使ってそれらのうち、SDRAMのような共有メモリ装置に、アクセス及びインターフェースを調停する。 - 特許庁

The shared memory system defines clusters for video attribute as cluster memories 1 and 2 with respect to an access monitoring mechanism 112.例文帳に追加

共有メモリシステムは、アクセス監視機構１１２に対し、動画属性用のクラスタをクラスタメモリ１、２とする定義を行う。 - 特許庁

The functions of the whole device are controlled by a system controller 231, the access to the memory module 222 is centrally controlled by an image memory access controller 221, and the memory module 222 is shared by a plurality of functions.例文帳に追加

システム・コントローラー２３１により装置全体の機能を制御するとともに、画像メモリー・アクセス制御部２２１によりメモリー・モジュール２２２へのアクセスを集中管理してメモリー・モジュール２２２を複数の機能で共有する。 - 特許庁

To provide a semiconductor memory device and its method capable of efficiently refresh a shared memory area and granting access right therefor.例文帳に追加

共有メモリ領域に対する効率的なリフレッシュ及びアクセス権限付与をすることができる半導体メモリ装置及びその方法を提供すること。 - 特許庁

When the interruption is in the permitted state as the result, the illicit access detection part 29 determines that the access is made to the shared memory as the external interruption is in the permitted state, and determines this access as an illicit access.例文帳に追加

その結果、外部割り込みが許可状態の場合、不正アクセス検出部２９は、外部割り込みを許可状態のまま共有メモリへのアクセスを行ったものと判断して、そのアクセスを不正アクセスと判定する。 - 特許庁

To provide a shared memory device capable of simplifying wiring to memory, preventing performance degradation due to an increase in area and long-distance wiring, and increasing the speed of memory access.例文帳に追加

メモリまでの配線を簡単化でき、面積増加と長距離配線による性能低下を防止でき、メモリアクセスの高速化を図ることができる共有メモリ装置を提供する。 - 特許庁

A processor 11, if it can access a shared memory 15 through a memory bus 17, sets an identification number of the processor 11 in an address signal line of the memory bus 17 and acquires an exclusive right of use.例文帳に追加

プロセッサ１１は、メモリバス１７を介して共有メモリ１５にアクセスできた場合、メモリバス１７のアドレス信号線にプロセッサ１１の識別番号を設定して排他使用権を獲得する。 - 特許庁

Also image processing of image data is shared by the image memory access control part 221 and the image processor 204.例文帳に追加

また、画像メモリー・アクセス制御部２２１と画像処理プロセッサー２０４とで、画像データに対する画像処理を分担しておこなう。 - 特許庁

In transmitting the data of a local memory 12 of an A system device 10 to a local memory 22 of a B system device 20, a direct memory access controller(DMAC) 13 directly accesses and transfers the data of the local memory 12 to a shared memory 30.例文帳に追加

Ａ系装置１０のローカルメモリ１２のデータを、Ｂ系装置２０のローカルメモリ２２へ送信する際に、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１３は、ローカルメモリ１２のデータを、共有メモリ３０へ直接アクセスして転送する。 - 特許庁

To provide a bus system for surely preventing access from being carelessly performed by a bus master whose access is inhibited when a memory is shared for use.例文帳に追加

メモリを共有して使用する場合、アクセスが禁止されているバスマスタによりメモリに不用意にアクセスが行われることを確実に防止できるバスシステムを提供する。 - 特許庁

A dimming data output part 3 outputs an access demand signal demanding the access to a shared bus to an access receiving part 1, when the access demand signal is received, reads out the dimming data constituting a dimming data set one by one from the shared memory via the shared bus, and outputs the read-out dimming data to the luminair in order.例文帳に追加

調光データ出力部３は、共有バスへのアクセスを要求するアクセス要求信号をアクセス受理部１に出力し、このアクセス要求信号が受理されると、共有バスを介して共有メモリから１つの調光データセットを構成する調光データを一つづつ読み出すとともに、読み出した調光データを照明器具に順次出力する。 - 特許庁

An image reading method is provided for an image processor 100 comprising a line memory 106 which is shared between a first module (a row access processing unit 107) for performing a row access and a second module (a column access processing unit 108) for performing a column access.例文帳に追加

行アクセスする第１のモジュール（行アクセス処理部１０７）と、列アクセスする第２のモジュール（列アクセス処理部１０８）と、で共用されるラインメモリー１０６を備える画像処理装置１００における画像読み出し方法である。 - 特許庁

A debugging device 100 is connected with a multiprocessor system constituted so that each processor may access a shared memory independently to load a program module to its own local memory.例文帳に追加

デバッグ装置１００は、各プロセッサが独立して共有メモリにアクセスしプログラムモジュールを自身のローカルメモリにロードして動作するように構成されたマルチプロセッサシステムに接続される。 - 特許庁

A shared external interface 17 carries out arbitration to access to an external bus between the memory controller 14 and the I/O controller 15.例文帳に追加

共用外部インタフェース１７は、メモリコントローラ１４とＩ／Ｏコントローラ１５との間の外部バスへのアクセスに対するアービトレーションを行う。 - 特許庁

METHOD AND DEVICE FOR MANAGING RESOURCES OF CENTRAL PROCESSING UNIT IN LOGICALLY PARTITIONED COMPUTING ENVIRONMENT WITHOUT ACCESS TO SHARED MEMORY例文帳に追加

論理的にパーティションされたコンピューティング環境の中央処理ユニットのリソースを、共有メモリをアクセスせずに管理する方法および装置 - 特許庁

There arbitration and synchronization method and system for enabling the plural processors 12 to access the shared memory 14 are provided with an arbitrator 16.例文帳に追加

複数のプロセッサー12が共用メモリー14へアクセスするのを可能とするアービトレーション及び同期化方法及びシステムがアービトレーター16を含む。 - 特許庁

The common module includes a control device, more than one processing unit, more than one local memory causing the processing units to process a program, a direct memory access, a controller and a shared main memory.例文帳に追加

共通のコンピューティング・モジュールの中には、制御装置と、複数の処理ユニットと、処理ユニットがプログラムを処理する元となる複数のローカルメモリと、ダイレクト・メモリ・アクセスと、コントローラと、共用メイン・メモリとが含まれる。 - 特許庁

Plural cache memories 2 broadcast memory access requests, which are transmitted by the respective cache memories, for accessing a shared memory 5 also to a directory memory 6 together with the shared memory 5 through an optical transmission medium 4 and the directory memory 6 broadcasts the internal states of all the plural cache memories 2 recorded in that directory memory 6 to these plural cache memories.例文帳に追加

複数のキャッシュメモリ２は、それぞれのキャッシュメモリが発信した、共有メモリ５をアクセスするメモリアクセス要求を、光伝送媒体４を介在させて、共有メモリ５と共にディレクトリメモリ６にもブロードキャストし、ディレクトリメモリ６は、そのディレクトリメモリ６に記録された複数のキャッシュメモリ２全ての内部状態を、それら複数のキャッシュメモリに向けてブロードキャストする。 - 特許庁

To provide an information processor in which interface between control parts is simple, and one control part can individually access a shared memory and moreover, manage data in the shared memory as a file, while the other control part stops operation.例文帳に追加

制御部間でのインターフェイスが簡単で、一方の制御部が作動停止中に他方の制御部が単独で共有メモリにアクセスでき、しかも共有メモリ内のデータをファイルとして管理できる情報処理装置を提供する。 - 特許庁

The interface circuits connect the memory array within a memory block to any desired memory input and output lines that are linked on the same shared global busses and to allow use of any convenient input and output lines to access the expanded memory block.例文帳に追加

インタフェース回路は、メモリブロック内のメモリアレイを、同一の共通グローバルバス上で連結された所望のメモリ入出力ラインに接続し、それによって拡張メモリブロックにアクセスする便利な入出力ラインが使用可能になる。 - 特許庁

Thereby, the efficient access control to the shared memory can be achieved while maintaining data integrity in the information processor 200.例文帳に追加

このようなことから、情報処理装置２００においてデータの完全性を維持しつつ、共有メモリへの効率的なアクセス制御を実現できる。 - 特許庁

The exclusive access control buffer has an address showing the position of a block within the shared memory in one entry and a bit showing the exclusive occupied state of the block.例文帳に追加

排他制御バッファは、１エントリに共有メモリ内のブロック位置を示すアドレスと、該ブロックの排他的占有状態を示すビットを有する。 - 特許庁

To suppress the generation of a stand-by state in each bus in the case of performing access from a bus managed by each of a plurality of processors to a shared memory.例文帳に追加

複数個のプロセッサがそれぞれ管理するバスから共有メモリをアクセスする際における、各バスでの待ち状態の発生を抑制する。 - 特許庁

This multiprocessor system 100 equipped with a memory 4 shared by a plurality of processors 10 to 13 is provided with an access authority information storage means 21 for holding information relating to the access authority of each processor for predetermined regions 40 to 43 of the memory 4 and a memory management means 20 for managing access to the memory 4 by each processor based on information relating to access authority.例文帳に追加

複数のプロセッサ１０〜１３が共有するメモリ４を備えるマルチプロセッサシステム１００は、メモリ４の所定領域４０〜４３に対する各プロセッサのアクセス権限に関する情報を保持するアクセス権限情報保持手段２１とアクセス権限に関する情報に基づいて各プロセッサによるメモリ４へのアクセスを管理するメモリ管理手段２０とを備える。 - 特許庁

To provide a dimming data output device preventing a memory access demand from being reserved when reading out a plurality of dimming data constituting a dimming data set from a shared memory.例文帳に追加

調光データセットを構成する複数の調光データを共有メモリから読み出す際にメモリアクセス要求が保留されるのを防止した調光データ出力装置を提供する。 - 特許庁

Then, until the processor 11 releases the exclusive right of use, a retry reply is initiated through the memory bus 17 for a processor, except the processor 11, that gets access to the shared memory 11.例文帳に追加

その後、プロセッサ１１が排他使用権を解放するまでプロセッサ１１以外の共有メモリ１５にアクセスするプロセッサに対してメモリバス１７を介してリトライ応答を開始する。 - 特許庁

An I/O processor transfers the access to the data stored in the storage device to a cache memory and transfers the command to back up the data stored in the storage device to a shared memory.例文帳に追加

Ｉ／Ｏプロセッサは、記憶装置に格納されたデータへのアクセスをキャシュメモリに転送するとともに、記憶装置に格納されたデータのバックアップの指示を共有メモリに転送する。 - 特許庁

A control device, a plurality of processing units, a plurality of local memory units as a base on which the processing unit executes a program, a direct memory access, a controller and shared main memory are included in a common computing module.例文帳に追加

共通のコンピューティング・モジュールの中には、制御装置と、複数の処理ユニットと、処理ユニットがプログラムを処理する元となる複数のローカルメモリと、ダイレクト・メモリ・アクセスと、コントローラと、共用メイン・メモリとが含まれる。 - 特許庁

A bus interface part 110 of a shared memory board 100 receives a request packet RP where a processor identifier (210_1) and an acquisition request RQ1 (or a release request) of the right to access a shared memory SM are set, from an arbitrary request source processor 210_1 out of a plurality of processors 210_1 to 210_n.例文帳に追加

共有メモリボード100のバスインタフェース部110は、複数のプロセッサ210_1〜210_nの内の任意の要求元プロセッサ210_1から、プロセッサの識別子(210_1)及び共有メモリSMに対するアクセス権の獲得要求RQ1(又は解放要求)が設定されたリクエストパケットRPを受信する。 - 特許庁

The address conversion unit 35 converts address information from a processor which transmits an access request of the plurality of processors into address information within a shared memory space.例文帳に追加

アドレス変換部３５は、複数のプロセッサのうちアクセス要求を発したプロセッサからのアドレス情報を共有メモリ空間内のアドレス情報に変換する。 - 特許庁

Each processor 1 and 2 is provided with module detecting means 13 and 23 for detecting the execution of modules for performing access to a shared memory area on the main storage 3.例文帳に追加

各プロセッサ1,2 は、主記憶３上の共有メモリ領域へのアクセスを行うモジュールの実行を検出するモジュール検出手段13,23 を有する。 - 特許庁

A shared memory-based header held in each inter-process communication queue allows all the clients of the queue to access queue information from a single source.例文帳に追加

各プロセス間通信キューによって保持される共有メモリベースのヘッダは、キューのクライアントのすべてが単一ソースからキュー情報へアクセスすることを可能にする。 - 特許庁

To solve a problem that, in access control from a plurality of bus masters to a shared memory, in a conventional bus arbiter method, a memory access data transfer rate of a certain bus master changes by being dependent on an access pattern of the other bus master, and a minimum data transfer rate cannot be completely guaranteed.例文帳に追加

複数のバスマスタから共有メモリへのアクセス制御において、従来のバスアービタ手法では、あるバスマスタのメモリアクセスのデータ転送レートが他のバスマスタのアクセスパターンに依存して変化してしまうため、最低限のデータ転送レートを完全に保証することができない。 - 特許庁

To provide a packet processing apparatus and a packet processing method for dividing variable length packets into fixed length data, writing the data to a shared memory, and then reading the data that can eliminate an access time to padding data, the access time being a cause to inefficiency of prior arts, so as to enhance the logical throughput of the shared memory.例文帳に追加

本発明は可変長パケットを固定長データに分割して共有メモリに書込んで読出しを行うパケット処理装置及びパケット処理方法に関し，従来の不効率の発生要因であるパディングへのアクセス時間を無くし，共有メモリの論理スループットを向上することを目的とする。 - 特許庁

To provide a disk array control device considering characteristics of data stored in a cache memory and a shared memory and access characteristics to these memories and having high throughput and a short response time.例文帳に追加

キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットが高く、かつ、応答時間の短いディスクアレイ制御装置を提供することにある。 - 特許庁