「shift count」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Also, count of shift up restriction counter is started (step S12) and shift up is restricted when it is determined that it is right after the ΔTh enters the predetermined range(step S11).例文帳に追加

また、前記ΔＴｈが所定範囲に入った直後であると判定される（ステップＳ１１）と、シフトアップ制限タイマのカウントを開始（ステップＳ１２）してシフトアップを制限する。 - 特許庁

The rotation bit count of the shift register 2a can be modified with a selection signal configured by the control software D.例文帳に追加

シフトレジスタ２ａの回転ビット数は制御ソフトウエアＤにより設定した選択信号により変更可能としている。 - 特許庁

To provide a shift device for a vehicle that can prevent an over-shift from a forward gear to a back gear without causing an increase of parts count, the complication of a structure and the enlargement of a housing.例文帳に追加

部品点数の増加、構造の複雑化及びハウジングの大型化を招くことなく、前進段から後進段へのオーバーシフトを防止できる車両用変速機のシフト装置を提供する。 - 特許庁

A random number acquisition means 122 gains a count value as a lottery random number for judging a shift to a special game from the count value storage means 212 after a game ball falls into a start winning opening.例文帳に追加

乱数取得手段１２２は、始動入賞口への遊技球の落入を契機に、特別遊技への移行を判定するための抽選乱数として、カウント値記憶手段２１２からカウント値を取得する。 - 特許庁

A mode transfer switch makes the slot machine shift to an input mode (S1) to rotate three reels (S2) and count the number of rotations (S3).例文帳に追加

モード切替スイッチにより入力モードに移行し（Ｓ１）、３つの回胴を回転させる（Ｓ２）とともに、その回転数を計数する（Ｓ３）。 - 特許庁

A counter 2 has its count start value set according to the parallel signal Data of the shift register 1, counts up from the count start value according to an input pulse signal fin inputted from outside, and outputs a frequency- divided signal fout of the pulse signal fin according to its count value.例文帳に追加

カウンタ２は、シフトレジスタ１のパラレル信号Ｄａｔａに基づいてカウント開始値を設定し、外部から入力されるパルス信号ｆｉｎに基づいてカウント開始値からカウント動作し、そのカウント値に基づいてパルス信号ｆｉｎを分周した分周信号ｆｏｕｔを出力する。 - 特許庁

A shift circuit 8 shifts the Tex address 6 by a bit count corresponding to the Tec address Δ value 7 to add upper bits to the address.例文帳に追加

シフト回路８ではＴｅｃアドレスΔ値７に応じたビット数だけＴｅｘアドレス６がシフトされ、このアドレス上位にビットが付加される。 - 特許庁

When the count value CHCNTR is accorded with the phase shift amount SHFTR_i, a burst control signal PWM_i is changed to a first level.例文帳に追加

そしてカウント値ＣＨＣＮＴＲが位相シフト量ＳＨＦＴＲ_ｉと一致すると、バースト制御信号ＰＷＭ_ｉを第１レベルに遷移させる。 - 特許庁

When the count value CHCNTF is accorded with the phase shift amount SHFTF_i, the burst control signal PWM_i is changed to a second level.例文帳に追加

またカウント値ＣＨＣＮＴＦが位相シフト量ＳＨＦＴＦ_ｉと一致すると、バースト制御信号ＰＷＭ_ｉを第２レベルに遷移させる。 - 特許庁

The count value in the vertical direction is multiplied by a prescribed value which can be set by terminals A-B, larger than the lateral size of image by a bit shift SF and an adding part ADD2 and added to the count value in the horizontal direction.例文帳に追加

垂直方向の計数値は、Ａ〜Ｂ端子によって設定可能な、画像の横サイズよりも大きい所定値を、ビットシフトＳＦと加算部ＡＤＤ２とにより乗算されて、水平方向の計数値と加算される。 - 特許庁

In the asynchronous serial transfer in the asynchronous serial information receiver, A control signal generating circuit 1 receives a count correction signal 15 from a count correction circuit 2, generates and outputs a data shift signal 120.例文帳に追加

非同期式直列情報送受信装置での非同期シリアル転送において、カウント補正回路２からのカウント補正信号１５を入力し、制御信号生成回路１がデータシフト信号１２０を生成し出力する。 - 特許庁

It is determined whether a count value of the counter C1 is a chattering removable threshold N (e.g., 4), namely, whether the number of continuous 1 in the latest shift register value is 4.例文帳に追加

カウンタＣ１のカウント値がチャタリング除去閾値Ｎ（例えば４）、つまり、最新のシフトレジスタ値における「１」の連続数が４であるか否かを判定する。 - 特許庁

Then a counter 90 counts the number of clocks and a shift register 70 controls a delay circuit 20 according to the count value.例文帳に追加

そして、このクロック数がカウンタ９０によってカウントされるとともに、このカウントされた値に基づいてシフトレジスタ７０による遅延回路２０の制御を行う。 - 特許庁

A counter 116 carries out a count-up operation in every one period of a rectangular wave forming the beat signal, and carries out a count-down operation in every one period of a rectangular wave forming the reference signal using a phase shift of the laser beam.例文帳に追加

カウンタ１１６は、ビート信号を成形した矩形波の１周期毎にカウントアップ動作を行うと共に、レーザ光の位相シフトに用いた参照信号を成形した矩形波の１周期毎にカウントダウン動作を行う。 - 特許庁

An optical axis center coordinate shift section 522a applies differential arithmetic processing to a horizontal direction count and a vertical direction count received from a counter generating section 521 and optical axis center coordinates set by a system controller.例文帳に追加

光軸中心座標シフト部５２２ａにより、カウンタ生成部５２１より入力された水平方向カウンタ値および垂直方向カウンタ値と、システムコントローラより設定された光軸中心座標との差分演算処理が行われる。 - 特許庁

When the count value of the color shift correction execution counter is at a specified value or larger and it is determined that the color shift correction is executed, and if the count value of the density correction execution counter is at a specified value or larger and it is determined that the toner density correction is executed, the CPU 201 switches an image forming speed from a low speed to a constant speed.例文帳に追加

ＣＰＵ２０１は、色ずれ補正実行カウンタの計数値が規定値以上であり色ずれ補正を実行すると判断した場合で、濃度補正実行カウンタの計数値が規定値以上でありトナー濃度補正を実行すると判断した場合、画像形成速度を低速から等速に切り替える。 - 特許庁

The counter circuit 219 counts inputted error signals 237 based on a transmission error clock signal 224 when it is in a count-up mode, stops counting when it is in a shift mode, and outputs a counted quantity of generation of transmission errors by the shape of a serial shift-out signal 226, along with an input start of a shift clock 227.例文帳に追加

エラーカウンタ回路２１９は、カウントアップモード時には伝送エラークロック信号２２４を基に入力されるエラー信号２３７をカウントし、シフトモード時にはカウントを停止してシフトクロック２２７の入力開始とともにカウントされた伝送エラー発生量をシリアルなシフトアウト信号２２６で出力する。 - 特許庁

The number of cancels is counted, and when the number of cancels becomes a prescribed number of times, the counting processing of the smoke judgment count is restarted and the monitoring mode can be shifted to the alarm mode by delaying shift time only by the number of cancels.例文帳に追加

キャンセル回数を計数し、所定回数になったら煙判定カウントの計数処理を再開し、キャンセル回数だけ遅延させて警報モードへの移行を可能とする。 - 特許庁

An ALU 20 generates plural kinds of address by converting the number of count to the prescribed times of the number and outputting it in accordance with a shift control signal from the outside by a multiplex counter 30.例文帳に追加

マルチプレックスカウンタ３０が、外部からのシフト制御信号に応じて、カウント数を所定倍に変換して出力することで、ＡＬＵ２０が、複数種類のアドレスを発生する。 - 特許庁

This digital filter is provided with a multistage shift register 13 in which flip flops are serially connected, an up/down counter 14 which inputs one of the outputs of the two flip flops of the shift register 13 to an up count terminal 15, and inputs the other output to a down count terminal 16, and a comparator 17 which compares the output of the up/down counter 14 with a prescribed constant.例文帳に追加

フリップフロップを直列接続した多段のシフトレジスタ１３と、該シフトレジスタ１３の２つのフリップフロップの出力の内、一方をアップカウント端子１５に入力し、前記出力の他方をダウンカウント端子１６に入力するアップダウンカウンタ１４と、該アップダウンカウンタ１４の出力と所定の定数とを比較する比較器１７とからディジタルフィルタを構成したもの。 - 特許庁

An insert-edit finish signal outputted from an edit control device 13 is shifted in the inverse direction of the conventional direction by a shifter 10 while insert-finish operation is delayed by a delayer 9, and shift operation is performed stepwise by varying the shift operation by a shift quantity varying device 14 with a count value of a track counter 12.例文帳に追加

編集制御管理装置１３より出力されるインサート編集終了信号を遅延器９によりインサート終了動作を遅延させた間シフト器１０により、従来と逆方向にシフトを行い、シフト動作をトラックカウンタ１２のカウント値により、シフト量変化装置１４で変化させる事により、シフト動作を段階的に行う。 - 特許庁

A correction circuit 13 calculates a phase difference equivalent time from the linearly interpolated count values and further compensates for the non-linearity of the phase difference equivalent time with respect to a frequency shift amount in frequency modulation.例文帳に追加

補正回路１３は、線形補間されたカウント値から位相差相当時間を算出し、さらに、周波数変調における周波数偏移量に対する位相差相当時間の非線形性を補償する。 - 特許庁

The determination of the inertial phase is permitted by setting the inertial phase determination permitting flag to an on-state at a time t3 when a count value of a timer for counting an elapsed time after starting the shift control reaches a predetermined time.例文帳に追加

そして、変速制御開始後の経過時間をカウントするタイマのカウント値が所定時間に達した時点ｔ3 で、イナーシャ相判定許可フラグがＯＮにセットされてイナーシャ相判定が許可される。 - 特許庁

The number of inserted depuncture data is counted by a second counter 6 according to the retiming signal (j), and the output of the shift register 1 is successively outputted with the count value of the second counter 6 as a selection signal.例文帳に追加

リタイミング信号ｊによりデパンクチャデータの挿入数を第二のカウンタ６で計数し、この第二のカウンタ６のカウント値を選択信号としてシフトレジスタ１の出力を順次選択する。 - 特許庁

A phase shift circuit 14 generates a timing signal for controlling detection timing of a detection circuit 16 and includes a comparator 140, a count signal generation part 142, a phase difference measurement part 144, and a timing signal generation part 146.例文帳に追加

位相シフト回路１４は、検波回路１６の検波タイミングを制御するタイミング信号を生成し、コンパレータ１４０と、カウント信号生成部１４２と、位相差測定部１４４と、タイミング信号生成部１４６と、を備える。 - 特許庁

Then, when the switch 55 is turned off again, the frequency dividing ratio of the variable frequency divider 4 is reduced by a portion for the count value βΔK and the output signal Fvco comes into a state where frequency shift for the portion of αΔK is applied.例文帳に追加

そして、スイッチ５５が再びオフすると、可変分周器４の分周比はカウント値βΔＫ分減少し、出力信号ＦｖｃｏはαΔＫ分の周波数偏移がかかった状態になる。 - 特許庁

In this case, the U/D counter 12 regards that the clock output signal inputted from the flip-flop circuit 11a to a data input terminal D has no phase shift and outputs a fixed count signal to a phase switching circuit 58.例文帳に追加

この場合、Ｕ／Ｄカウンタ１２は、フリップフロップ回路１１ａからデータ入力端子Ｄに入力されるクロック出力信号の位相変化なしとして、固定のカウント信号を位相切替回路５８に出力する。 - 特許庁

In the i-th channel (2≤i≤n), a phase shift amount SHFTR_i(SHFTF_i) of the channel is calculated by multiplying a cycle count value CHLTCHR(CHLTCHF) indicating a cycle of the lighting control pulse signal PWM by (i-1)/n.例文帳に追加

第ｉチャンネル（２≦ｉ≦ｎ）において、調光パルス信号ＰＷＭの周期を示す周期カウント値ＣＨＬＴＣＨＲ（ＣＨＬＴＣＨＦ）を（ｉ−１）／ｎ倍することにより、そのチャンネルの位相シフト量ＳＨＦＴＲ_ｉ（ＳＨＦＴＦ_ｉ）を計算する。 - 特許庁

What-th time switching it is counted by the switching frequency counter 105 and each line is connected to different output of shift 102_0 to 102_5 according to output count values of the counter 105 and driven at its timing.例文帳に追加

各フレーム内で何回目の切り替えなのかを切替回数カウンタ１０５によりカウントし、画素部の各ラインはこのカウンタ１０５の出力カウント値に従ってシフト１０２_0〜１０２_5の異なる出力に接続されてそのタイミングで駆動される。 - 特許庁

A phase shift detection circuit 108 decrements a count of a 2nd counter 107 by one when a phase lag of a frame pulse signal generated by a timing generating circuit 105 is stored by a prescribed amount with respect to a reference timing.例文帳に追加

位相ずれ検出回路１０８は、基準タイミングに対してタイミング生成回路１０５で生成されるフレームパルス信号の位相遅れが一定量以上蓄積した場合、第２のカウンタ１０７のカウント値を１つ減少させる。 - 特許庁

When the game count reaches 30 or when a minor winning combination 4 is won during the game under the RT1 game state, the game is shifted to the RT3 game state or when the replay B is won, the shift is made to the RT2 game state.例文帳に追加

このＲＴ１遊技状態の遊技中に、遊技回数が３０回に到達したとき又は小役４が入賞したときは、ＲＴ３遊技状態に移行し、リプレイＢが入賞したときはＲＴ２遊技状態に移行する。 - 特許庁

To provide a disk unit which can prevent a deterioration in the attenuation function of a silicon oil damper by a shift of a member to be isolated from vibration to a support member by its weight when the support member is sidelingly installed without increasing parts count.例文帳に追加

支持部材を傾斜して設置した場合にも被防振部材がその重みで支持部材に対しずれてシリコンオイルダンパの減衰機能が劣化するのを、部品点数を増加させることなく防止可能なディスク装置を提供すること。 - 特許庁

To avoid problems of color shift due to a quantization error occurring in a sampling cycle wherein peripheral length detection is performed by setting count target values of respective colors and to form an excellent image without causing large color shift by generating image top signals (ITOP signal) of the respective colors almost in synchronism with actual imaging start timing.例文帳に追加

各色のカウント目標値を設定することにより、周長検知を行うサンプリング周期で生じる量子化誤差による色ずれの問題を回避し、実際の作像開始タイミングとほぼ同期して各色のイメージトップ信号（ＩＴＯＰ信号）を生成することで大きな色ずれを引き起こすことなく良好な画像を形成すること。 - 特許庁

When the count value CNT of a counter 1 takes a value except 1, the selection signal SEL of a decoding part 18 takes 'H', and a clock signal CLK is selected by a selection part 17 and is given to the counter 11 and a shift part 15.例文帳に追加

カウンタ１１のカウント値ＣＮＴが１以外のとき、デコード部１８の選択信号ＳＥＬは“Ｈ”となり、選択部１７によってクロック信号ＣＬＫが選択されて表示クロック信号ＤＣＫとしてカウンタ１１及びシフト部１５へ与えられる。 - 特許庁

Under the RT4 game state, a control is made to make the special winning combination harder to win even when the special winning combination is won and under the RT4 game state, when the game count reaches 10, the shift is made to the RT3 game state.例文帳に追加

ＲＴ４遊技状態では、特別役に当選した場合であっても特別役が入賞しにくいように制御され、ＲＴ４遊技状態において遊技回数が１０回に到達したときは、ＲＴ３遊技状態に移行する。 - 特許庁

Latch circuits 330 included in the point-shift FIFO circuit 300 are divided into n groups having wired-OR outputs, and the output of a latch circuit that belongs to a group different from a current group is sequentially selected each time a count value is updated.例文帳に追加

ポイントシフト型ＦＩＦＯ回路３００に含まれるラッチ回路３３０は、出力がワイヤードオアされたｎ個のグループにグループ分けされており、カウント値が更新されるたびに異なるグループに属するラッチ回路の出力が順次選択される。 - 特許庁

The first and second circulating shifters select a signal sample out of the input basic signal series for creating each signal series according to a count value from a phase deviation-integrating counter and a specific rule regarding frequency shift.例文帳に追加

第１および第２循環シフタは、位相ズレ積算カウンタからのカウント値および周波数偏移に関する所定の規則に従って、入力された基本信号系列の中から信号サンプルを選択することによって各々の信号系列を作成する。 - 特許庁

To provide a vehicular key interlocking device capable of drawing out a key from an ignition key switch without shifting a shift lever to a parking range, and preventing a vehicle from leaving an assembly line with its interlocking function canceled, without increasing parts count.例文帳に追加

部品点数を増加させることなく、シフトレバーをパーキングレンジにシフトしなくてもイグニッションキースイッチからキーの抜き取り操作を可能にすると共に、キーインタロック機能がオフのままラインオフすることがない車両のキーインタロック装置を提供する。 - 特許庁

Next, when a switch 55 is turned on with the switch 54, the frequency dividing ratio of the variable frequency divider 4 is additionally increased by the portion for an a count value αΔK+βΔK to make a state where frequency shift for αΔK+βΔK is applied to an output signal Fvco.例文帳に追加

次に、スイッチ５４と共にスイッチ５５がオンすると、カウント値αΔＫ＋βΔＫによって可変分周器４の分周比がさらに増加して、出力信号ＦｖｃｏにはαΔＫ＋βΔＫ分の周波数偏移がかかった状態となる。 - 特許庁

A ring oscillator composed of the same delay cells as delay cells of a delay circuit for delaying an input clock is used to count oscillation outputs of m cycles of the input clock, and the number of delay cell stages for one cycle of the input clock is calculated to set the number of delay cells for an amount of phase shift.例文帳に追加

入力クロックを遅延させる遅延回路の遅延セルと同一の遅延セルで構成されたリングオシレータを用いて、入力クロックのｍ周期分の発振出力をカウントし、入力クロックの１周期分の遅延セル段数を計算して位相シフト量分の遅延セル段数を設定する。 - 特許庁

A load element drive circuit device 10A has a counter 16A for outputting an enable signal enable only for a period equivalent to 1 clock cycle when count value of a clock pulse of a reference clock signal CLK reaches 48, and a selection circuit 22 inserted between a shift register 12 and a latch circuit 14.例文帳に追加

負荷素子駆動回路装置１０Ａは、基準クロック信号ＣＬＫのクロックパルスの計数値が４８になったときに、１クロック周期に相当する期間だけイネーブル信号enableを出力するカウンタ１６Ａと、シフトレジスタ１２とラッチ回路１４との間に挿入された選択回路２２と有する。 - 特許庁

When a count value counted in an m-bit counter 11 reaches n, a control circuit 102 outputs a control signal CNTT, stops shift operation, outputs a control signal COMP, and outputs test mode signals TM0 to TMn-1 from a test mode signal generating circuit 103.例文帳に追加

制御回路１０２は、ｍビットカウンタ１１が、カウントするカウント値がｎに至ると、制御信号ＣＮＴＴを出力し、シフト動作を停止させ、制御信号ＣＯＭＰを出力し、テストモード信号発生回路１０３から、テストモード信号ＴＭ０〜ＴＭｎ−１を出力させる。 - 特許庁

When a switching determination part 12 determines to shift to a sleep mode, a power supply control part 15 refers to the heating counter value, and if the heating counter value is equal to or larger than a predetermined threshold, the power supply control part 15 waits until the count part 13 subtracts the heating counter value to the threshold, and then shifts to the sleep mode.例文帳に追加

切替判定部１２がスリープモードに移行すると判定すると、電源制御部１５は、発熱カウンタ値を参照し、発熱カウンタ値が所定の閾値以上の場合、カウント部１３が発熱カウンタ値を閾値まで減算するまで待機してからスリープモードに移行する。 - 特許庁

Using a synchronization detection window at the count value of 0 by a period counter and the synchronization detection window at the position shifted by the shift quantity of the synchronization signal positions, with respect to positive and negative directions, the synchronization signal is consecutively detected and the correct address can be detected.例文帳に追加

周期カウンタによりカウンタ値0の位置の同期信号検出窓と、正方向及び負方向へ同期信号位置のシフト量分だけカウンタ値がずれた位置での同期信号検出窓を用いて、同期信号を連続的に検出して、正しいアドレスを検出することができる。 - 特許庁

When slave data corresponding to the count of an input setting counter 6 are selected by an input selector 1, the selected slave data are latched by an input latch 2 synchronously with a transfer clock and the latched slave data are loaded to a shift register 3 synchronously with the transfer clock.例文帳に追加

入力設定カウンタ６のカウント値に対応する従属データが入力セレクタ１により選択されると、選択された従属データは転送クロックに同期して入力ラッチ２にラッチされ、ラッチされた従属データは転送クロックに同期してシフトレジスタ３にロードされる。 - 特許庁