| 意味 | 例文 |
source isolationの部分一致の例文一覧と使い方
該当件数 : 156件
Inside the lower peripheral region of the control gate electrode 12, part of an element isolation region, adjacent to the source region that is sandwiched by the field oxide film 19, is removed, and the source region is formed.例文帳に追加
コントロールゲート電極12の下部周辺領域のうち、フィールド酸化膜19に挟まれたソース領域に隣接する領域における素子分離領域が一部削除されて、ソース領域が形成される。 - 特許庁
As a result, the cavity 22 of the source wiring 21 is filled with the lower conductive wiring 53 formed in the extending direction of the source wiring 21 over a plurality of element areas and an element isolation insulating films.例文帳に追加
その結果、ソース配線21が延伸する方向に複数の素子領域及び素子分離絶縁膜上に亘って形成された下部導体配線53によってソース配線21の空洞22が埋まる。 - 特許庁
A positive input terminal of an isolation amplifier 13 within the welding power source 52 and the activation signal output circuit 18 are connected within the welding power source 52 and a negative input terminal is connected to a workpiece 41.例文帳に追加
溶接電源52内のアイソレーションアンプ13のプラス入力端子と起動信号出力回路18とが溶接電源52内で接続され、マイナス入力端子が被加工物41に接続されている。 - 特許庁
The semiconductor device has an insulating film (oxide film) formed selectively only between STI element isolation and the PN-junction of the source/drain regions.例文帳に追加
その半導体装置では、STI素子分離とソース/ドレイン領域のPN接合部分の間のみに選択的に絶縁膜(酸化膜)を形成している。 - 特許庁
Next, after removing the first buried element isolation insulating film 22, the bottom face thereof and the source region of a memory central transistor are ion injected with impurities.例文帳に追加
そして、第一の埋め込み素子分離絶縁膜22を除去した後に、その底部とメモリセルトランジスタのソース領域とに不純物をイオン注入する。 - 特許庁
A source region 40 and a drain region 50 are arranged so as to be isolated from each other in a semiconductor substrate 30 whose elements are isolated by an element isolation region (STI) 20.例文帳に追加
素子分離領域(STI)20により素子分離された半導体基板30中に、ソース領域40およびドレイン領域50が離間して設けられている。 - 特許庁
As a result, a stress applied to the source/drain active layers 6c1, 6d1 from the element isolation region 5b can be alleviated without generation of an obtuse-angled portion at the corner.例文帳に追加
その結果、コーナーに鋭角的な部分が発生せずに、素子分離領域5bからソース/ドレイン活性層6c1,6d1へと加わる応力が緩和される。 - 特許庁
This semiconductor device comprises the element isolation insulating film 2 formed in a SOI layer 13 interposing an element-forming region, source/drain regions 8a, 8b formed in the element-forming region interposing a channel region, and titanium silicide films 40 formed on the source/drain regions 8a, 8b spacing away from the element isolation insulating film 2.例文帳に追加
SOI層13に素子形成領域を挟んで形成される素子分離酸化膜2と、素子形成領域にチャネル領域を挟んで形成されるソース/ドレイン領域8a,8bと、素子分離酸化膜2と間隔を隔ててソース/ドレイン領域8a,8bに形成されるチタンシリサイド膜40とを備えている。 - 特許庁
The opening and closing of a lid of a battery case are checked (S412) when a power source switch of the binoculars is on, the output level of the power source battery exceeds the respective threshold and a vibration isolation start switch is on.例文帳に追加
双眼鏡の電源スイッチがオンであり、電源電池の出力レベルが所定の閾値を超えており、防振開始スイッチがオンのとき、電源電池を収容する電池ケースの蓋の開閉をチェックする(S412)。 - 特許庁
On the front surface of the substrate 10, a first element isolation region 12 of an STI structure is formed, which separates diffusion layers 14 that function as a source drain region.例文帳に追加
基板10の表面には、ソース・ドレイン領域として機能する拡散層14どうしを分離するSTI構造の第一の素子分離領域12が形成されている。 - 特許庁
A protection layer 9 is formed at the end on the side of the element isolation insulating film in the source drain layer 8 so as to prevent the formation of an alloy layer at the end thereof.例文帳に追加
ソース・ドレイン層8における素子分離絶縁膜2側の端部には、当該端部における合金層の形成を防止する保護層9が形成されている。 - 特許庁
In a region 411, a body region is formed in a drain region 121 defined by an element isolation region, and an N-type source region is formed in the body region.例文帳に追加
領域411においては、素子分離領域により規定されるドレイン領域121にボディ領域が形成され、ボディ領域にN型のソース領域が形成される。 - 特許庁
A resistor 23 for prevention of isolation fluctuation, which is connected in parallel with the high-frequency switching element 2 is provided between the drain and the source of the high-frequency switching element 22.例文帳に追加
高周波スイッチ素子22のドレインとソースとの間には、高周波スイッチ素子22と並列に接続されたアイソレーション変動防止用の抵抗器23が設けられている。 - 特許庁
Further, the width of a superimposed diffusion layer 1121 for the source and drain region 112 is made larger than a distance between the gate electrode 103 and the element isolation region 109.例文帳に追加
また、ソース、ドレイン領域112の積み上げ拡散層1121の幅がゲート電極103と素子分離領域109との間の距離よりも大きくなるようにしている。 - 特許庁
This method comprises: a process of coating an element isolation region and at least a part of an element region adjacent to the element isolation region by a resist layer; and a process of completely removing the oxide film on the source and drain regions and on the gate electrode by acidification or anisotropic etching.例文帳に追加
素子分離領域及び少なくとも素子分離領域に隣接した素子領域をレジスト層で覆う工程と、ソース、ドレイン領域及びゲート電極上の前記酸化膜を酸処理及び異方性エッチングにより完全に除去する工程を有する。 - 特許庁
While an element isolation film for electrically isolating regions where respective transistors are formed is formed, a region isolation film 12 for separating the source region, channel region, and drain region of an MOS transistor for a high breakdown voltage from one another is formed.例文帳に追加
各トランジスタが形成される領域を、それぞれ電気的に分離するための素子分離膜が形成されると同時に高耐圧用MOSトランジスタのソース領域とチャネル領域とドレイン領域とを互いに分離するための領域分離膜12が形成される。 - 特許庁
In the impurity diffusion region 17, a portion thereof which adjoins the region 141 of the border side is arranged between the source region 15 and the element isolation film 12, and contacted with the source region 15 and the region 141 of the border side.例文帳に追加
不純物拡散領域17は、境界側の領域141と隣接する部分が、ソース領域15と、素子分離膜12との間に配置されるとともに、ソース領域15と、境界側の領域141とに接する。 - 特許庁
The contact hole which is formed in an interlayer insulating film 36 covering a MOS type transistor and a trench isolation structure 41 extends to a part of the source/drain region 34 and a part of the trench isolation structure 41 of the MOS type transistor, and an electrode plug 49 for contact which is in contact with the source/drain region 34 is formed in an aperture part of the contact hole.例文帳に追加
MOS型トランジスタおよびトレンチ分離構造41を覆う層間絶縁膜36中に形成されたコンタクトホールが、MOS型トランジスタのソース・ドレイン領域34の一部およびトレンチ分離構造41の一部に達し、その開口部内にソース・ドレイン領域34に接触するコンタクト用電極プラグ49が形成されている。 - 特許庁
In the cross-section along a region between word lines 8 and 8, a trench isolation oxide film 2 is formed on the surface of a semiconductor substrate 1 and source liens 3a and 18a and bit lines 3b and 18b are formed in an element forming region between the trench isolation oxide films 2.例文帳に追加
ワード線8とワード線8とによって挟まれた領域に沿った断面において、半導体基板1の表面にトレンチ分離酸化膜2が形成され、そのトレンチ分離酸化膜2によって挟まれた素子形成領域にソース線3a、18aとビット線3b、18bが形成されている。 - 特許庁
The element isolation insulating film 132 is formed thicker than the element isolation insulating film 134, and in the n-type source side diffusion region 114, the peak concentration section having a highest impurity concentration is formed in a deeper position than in the n-type drain side diffusion region 112.例文帳に追加
ここで、素子分離絶縁膜132が素子分離絶縁膜134よりも膜厚が厚く形成され、n型ソース側拡散領域114において、n型ドレイン側拡散領域112よりも、不純物の濃度が最も高いピーク濃度部分が深い位置に形成されている。 - 特許庁
The semiconductor device 10 has an n^+-type source region 26, a p-type body region 24, an n-type drift region 23, and the trench isolation gate 30 extending between the source region 26 and drift region 23 while penetrating the body region 24.例文帳に追加
半導体装置10は、n^+型のソース領域26と、p型のボディ領域24と、n型のドリフト領域23と、ボディ領域24を貫通してソース領域26とドリフト領域23の間を伸びている絶縁トレンチゲート30を備えている。 - 特許庁
An upper face 35N of a portion of the element-isolation insulating film, adjacent to a first source region 21N and a first drain region 22N of the n-type MOSFET, is positioned below an upper face 25N of the first source region and the first drain region.例文帳に追加
n型MOSFETでは、素子分離絶縁膜のうちの第1ソース領域21N及び第1ドレイン領域22Nに隣接する部分の上面35Nは、第1ソース領域及び第1ドレイン領域の上面25Nよりも下方に位置する。 - 特許庁
An upper face 35P of a portion of the element-isolation insulating film, adjacent to a second source region 21P and a second drain region 22P of the p-type MOSFET, is positioned above an upper face 25P of the second source region and the second drain region.例文帳に追加
p型MOSFETでは、素子分離絶縁膜のうちの第2ソース領域21P及び第2ドレイン領域22Pに隣接する部分の上面35Pは、第2ソース領域及び第2ドレイン領域の上面25Pよりも上方に位置する。 - 特許庁
An impurity diffusing layer which may be used for isolation of elements is formed of a back gate, and a diffusing layer adjacent to the diffusing layer to form the back gate is formed of a drain, a source and a gate of the wiring layer bridging over the drain, source and back gate.例文帳に追加
素子分離として用いることのできる不純物拡散層をバックゲート、バックゲートを形成する拡散層に隣接した拡散層をドレイン及びソース、ドレイン、ソース及びバックゲート上を跨ぐ配線層のゲートからなる構成を有している。 - 特許庁
In a P-channel MOS transistor 50 having an SOI structure, an element formation region 20 the surrounding of which is isolated by an element isolation region is provided with a gate electrode 7, a P^+ drain layer 8, a P^+ source layer 9, a P^+ source layer 11, and an N^+ layer 10.例文帳に追加
SOI構造Pch MOSトランジスタ50は、周囲を素子分離領域で分離された素子形成領域20に、ゲート電極7、P^+ドレイン層8、P^+ソース層9、P^+ソース層11、及びN^+層10が設けられる。 - 特許庁
Furthermore, since the light source 12 and the photovoltaic unit 11 generating a high voltage can be brought into so-called a photo-isolation state, the high voltage can be isolated extremely easily and reliably.例文帳に追加
又、光源部12と高電圧を発生する光発電部11とを、所謂、ホトアイソレーション状態とすることができるため、高電圧を極めて容易にかつ確実に分離することができる。 - 特許庁
In a MOS type semiconductor device which makes an element separation by a trench element isolation region, in a pMOS, the length of the source/drain region in the channel direction is set to 1 μm or less.例文帳に追加
トレンチ型の素子分離領域によって素子分離がなされたMOS型半導体装置において、pMOSにおいては、チャネル方向のソース・ドレイン領域の長さを1μm以下とする。 - 特許庁
To provide a DC voltage detecting device which can detect the output voltage of a DC power source such as a solar cell with no use of an expensive IC such as an isolation amplifier.例文帳に追加
アイソレーションアンプなどの高価なICを使用することなく、太陽電池などの直流電源の出力電圧を検出できる直流電圧検出装置を提供する。 - 特許庁
On the semiconductor, source lines are formed so as to sandwich an element isolation insulation film in a first direction as a longitudinal direction and a second direction perpendicular to the first direction.例文帳に追加
半導体基板上には、第1方向を長手方向として且つ第1方向と直交する第2方向において素子分離絶縁膜を挟むように形成されるソース線が形成される。 - 特許庁
Accordingly, even when vibrations are generated by the turning motor 9 as a noise source, the vibration isolation plate 41 can absorb vibrations generated by the turning motor 9 before vibrations are transmitted to a housing 11.例文帳に追加
これにより、騒音源となる旋回モータ9で振動が発生しても、防振板41は、旋回モータ9で発生した振動がハウジング11に伝わる前に吸収することができる。 - 特許庁
A source/drain region 64 is formed in each region defined by the pair of word lines wl and an adjacent isolation film 52 being traversed by the pair of word lines wl.例文帳に追加
隣接した一対のワードラインwlと、これら一対のワードラインwlが横切る隣接した素子分離膜52とで画定された領域の各々にソース/ドレーン領域64が形成される。 - 特許庁
The source region 301, the drain region 401, the channel region 501 and the gate electrode regions 201 and 202 are in an element region 2111 surrounded by an element isolation region 2101.例文帳に追加
上記ソース領域301,ドレイン領域401,チャネル領域501およびゲート電極領域201,202が、素子分離領域2101で囲まれた素子領域2111内にある。 - 特許庁
A source/drain diffused region 28b and an extension region 25b are so formed as to be away from an element isolation region 17a, forming a corner part 41 of the diffused region.例文帳に追加
素子分離領域17aと離間してソース・ドレイン拡散領域28b及びエクステンション領域25bを形成することにより、拡散領域のコーナー部41が形成されている。 - 特許庁
To provide a vibration isolating method, a measuring device for vibration isolation, and a vibration isolating structure, for preventing a projecting part of a ship from resonating in relation to vibration generated by a vibration source of the ship.例文帳に追加
船舶の振動源による振動に対して、その船舶の突起部が共振しないようにするための防振方法,防振用測定装置,及び防振構造を、提供する。 - 特許庁
The semiconductor element includes an active region including source/drain and a gate, and an element isolation region defining the active region, wherein the gate is formed by a part of a fin gate, the source/drain is an epitaxial layer between gates abutting a seed layer, and the line width of the source/drain in the longitudinal direction of the gate is wider than that of the gate.例文帳に追加
半導体素子は、ソース/ドレインとゲートを含む活性領域と、活性領域を画成する素子分離領域とを含むものの、ゲートはフィンゲートの一部で形成され、ソース/ドレインはシード層に隣接したゲートの間に形成されたエピタキシャル層であり、ゲートの長手方向でソース/ドレイン線幅はゲート線幅より大きい。 - 特許庁
The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134.例文帳に追加
電界効果トランジスタ(142)は、基板(102)表面に形成されたp型低濃度領域110と、p型低濃度領域110表面に設けられたn型ドレイン側拡散領域112およびn型ソース側拡散領域114と、素子分離絶縁膜132および素子分離絶縁膜134とを含む。 - 特許庁
The semiconductor device is provided with a drain region 121, a P-type isolation region 13 working as a gate, and a source leadout layer 23 of a JFET via a channel region in which the P-type element isolation region 13 is reversely biased by a voltage applied to the drain region 121 and a depletion layer extends, and the JFET is formed.例文帳に追加
ドレイン領域121と、ゲートとして機能するP型分離領域13とドレイン領域121に印加される電圧により、P型素子分離領域13が逆バイアスされて空乏層が延びるチャネル領域を介して、JFETのソース引出層23が配置され、JFETが形成される。 - 特許庁
The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134.例文帳に追加
電界効果トランジスタ(142)は、基板(102)表面に形成されたp型低濃度領域110と、p型低濃度領域110表面に設けられたn型ドレイン側拡散領域112およびn型ソース側拡散領域114と、素子分離絶縁膜132および素子分離絶縁膜134とを含む。 - 特許庁
Source/drain diffused layers 17 and 18 are formed so as to be separated from the edge of the element isolation region 12 by prescribed distances d1, d2, d3, and d4 around their parts which are connected to (or overlap with) an impurity diffused layer 142.例文帳に追加
ソース/ドレイン拡散層17、18に関し、不純物拡散層142と繋がる(あるいは重なる)部分付近は素子分離領域12縁部から所定距離d1,d2,d3,d4だけ離間して形成している。 - 特許庁
To provide vibration isolating piping technique capable of giving flexibility like a desired vibration isolating effect displayable in a piping system connecting an equipment serving as a vibration source element and an equipment serving as a vibration isolation objective element.例文帳に追加
振動源要素となる器機と防振対象要素となる器機とを繋ぐ配管系に、所望の防振効果を発揮できるような可撓性を付与することのできる防振配管技術の提供。 - 特許庁
The source region 15 is estranged from a region 141 of a border side of the element isolation film 12 and the element forming region 13 in the region directly under the gate electrode 14 in the element forming region 13.例文帳に追加
ソース領域15は、素子形成領域13内のゲート電極14の直下の領域のうち、素子分離膜12と素子形成領域13との境界側の領域141に対し離間している。 - 特許庁
By the above structure, injection and drawing-out of free carriers (positive holes) are performed from both sides of the source region 4, and free carriers (positive holes) are movable also in a Y axis direction through an isolation region 17.例文帳に追加
そのことで、ソース領域4の両側から自由キャリア(正孔)の注入及び引き抜きを行い、且つ、分離領域17を介してY軸方向にも自由キャリア(正孔)の移動可能とする。 - 特許庁
A pair of first STI (shallow trench isolation) regions includes regions which lie directly under parts of the source/drain regions, respectively, and is separated by a semiconductor strip, while being adjoined to the semiconductor strip.例文帳に追加
一対の第一STI領域は、ソース/ドレイン領域の一部分の真下に位置する部分を含み、一対の第一STI領域は、半導体ストリップにより分離され、且つ、半導体ストリップに隣接する。 - 特許庁
To provide an acoustic signal processing apparatus, method and program and recording medium with the acoustic signal processing program recorded thereon, for sound source normalization and sound source isolation, capable of dealing with sound sources as many as or more than the number of microphones, while relaxing the limitations on the sound sources.例文帳に追加
音源への制約を緩和しつつ、マイクロホン数以上の音源を扱うことのできる音源定位と音源分離のための音響信号処理装置、音響信号処理方法、音響信号処理プログラム、及び音響信号処理プログラムを記録した記録媒体を提供する。 - 特許庁
The semiconductor device 100 includes the trench gate 118 formed in a trench formed between a drain region 106 and a source region 108 and penetrating an element isolation region 104 to reach a substrate 102.例文帳に追加
半導体装置100は、ドレイン領域106およびソース領域108の間に形成され、素子分離領域104を貫通して基板102にまで達するトレンチ内に形成されたトレンチゲート118を含む。 - 特許庁
A P-type drift layer 10 expands in an N-type epitaxial layer 3 under an N-type body layer under a source layer 17 through a lower part of an element isolation insulating film 9 from a lower part of a drain layer 18.例文帳に追加
ドレイン層18の下方から、素子分離絶縁膜9の下方を経由して、ソース層17の下部のN型ボディ層の下方のN型エピタキシャル層3中に拡がったP型ドリフト層10が形成されている。 - 特許庁
More specifically, limitation of photolithographic technology is solved to enhance the switching rate and frequency response of an FET by decreasing the isolation distance between the drain electrode and the source electrode thereby decreasing the channel width.例文帳に追加
詳しくは、ドレイン電極とソース電極を分離する距離を減らしそしてチャネルの幅を減らしてFETの切り換え速度と周波数応答を向上させるような光リソグラフ技術の限界を解決することである。 - 特許庁
The new microorganism belonging to the genus Geobacillus and having the ability to produce N_2 gas using the nitrate ions as the substrate is found out as a result of isolation and identification of the objective microorganism using soil, rivers or active sludge as a separation source.例文帳に追加
土壌、河川、活性汚泥を分離源として、目的の微生物を単離、同定した結果、ジオバチルス(Geobacillus)属に属し、硝酸イオンを基質としてN_2ガスを生成する能力を有する新規微生物を見出した。 - 特許庁
An insulating film 15 is formed on the photoelectric converter 21; and a silicide layer 16 is formed in an area excluding on the boundary between the insulating film 15 and the element isolation area 14, and between the floating diffused layer 22 and at least the element isolation area 14; as well as in an area including on a source area, a drain area, and a gate electrode of the MOS transistor.例文帳に追加
光電変換部21の上には、絶縁膜15が形成され、絶縁膜15及び素子分離領域14並びに浮遊拡散層22の少なくとも素子分離領域14との境界部分の上を除き且つMOSトランジスタのソース領域、ドレイン領域及びゲート電極の上を含む領域にはシリサイド層16が形成されている。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|