「source isolation」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The gate region 3 of a junction type field effect semiconductor element is provided on the inner region 15 of the N type epitaxial layer 10 serving as the source-drain region of the junction type field effect semiconductor element while being surrounded by the internal isolation region 1.例文帳に追加

内部分離領域１で囲まれて接合型電界効果半導体素子のソース／ドレイン領域となるＮ型エピタキシャル層１０の内側領域１５上に接合型電界効果半導体素子のゲート領域３を設ける。 - 特許庁

To isolate the solid-borne sound propagating to a structural skeleton from a vibration source including traffics such as the railway and the road traffic, and facility appliances by a solid-borne sound isolation method of a columnar member having a simple structure and an existing structure.例文帳に追加

簡単な構造の柱部材及び既設構造物の固体音遮断工法により、鉄道や道路交通等の交通機関や設備機器等の振動発生源から構造物躯体に伝播する固体音を遮断する。 - 特許庁

To newly isolate a microorganism obtained from an isolation source high in safety and having a high isomer MEL-B production ability, and improve the isomer MEL-B productivity with the microorganism.例文帳に追加

安全性の高い単離源から得られた微生物であって、かつ高い異性体ＭＥＬ−Ｂの生産能を有する微生物を新たに単離するとともに、該微生物を用いて、異性体ＭＥＬ−Ｂの生産性向上を図る。 - 特許庁

A unit HBT and a unit FET are arranged to be adjacent to each other through an isolation region, and a base electrode of the unit HBT is connected to a source electrode of the unit FET to form a unit element; and a plurality of unit elements 100 are connected to form an active element.例文帳に追加

単位ＨＢＴと単位ＦＥＴを分離領域を介して隣接して配置し、単位ＨＢＴのベース電極に単位ＦＥＴのソース電極を接続した単位素子を複数接続して能動素子を構成する。 - 特許庁

A nitrogen diffusion region 14 with nitrogen ions introduced thereinto is formed apart from the element isolation region 13 at an interval at the upper part of at least the drain diffusion layer 18 in the drain diffusion layer 18 and source diffusion layer 18.例文帳に追加

ドレイン拡散層１８及びソース拡散層１８のうちの少なくともドレイン拡散層１８の上部には、窒素イオンが導入された窒素拡散領域１４が素子分離領域１３と間隔をおいて形成されている。 - 特許庁

The light source device 8 comprises an isolation circuit 23 for transmitting an electric signal and power while keeping electric insulation between the integral type receptacle 18b, and a signal connector 24 and a power supply circuit 25 at a predetermined withstand voltage and leaked current, and an isolation circuit 27 for transmitting power while keeping withstand voltage between the power supply circuit 25 and a commercial power supply.例文帳に追加

前記光源装置８は、前記一体型レセプタクル１８ｂと信号コネクタ２４及び電源回路２５との間の電気的絶縁を所定の耐電圧、漏れ電流で維持しつつ電気信号及び電力を伝達するアイソレーション回路２３と、前記電源回路２５と商用電源との間の耐電圧を維持しつつ電力を伝達するアイソレーション回路２７とを有している。 - 特許庁

An insulating side wall spacer 50 is formed on an side surface of the step formed between an upper surface of an element region and an upper surface of the trench isolation structure 41, and blocks a current leakage path between the source/drain region 34 and the electrode plug 49.例文帳に追加

素子領域の上面とトレンチ分離構造４１の上面との間に形成された段差の側面に絶縁性サイドウォールスペーサ５０が形成され、ソース／ドレイン領域３４と電極プラグ４９との間の電流リークパスを遮断している。 - 特許庁

The soundproof panel consists of two panels provided to a frame body at a proper interval and a sound absorbing material placed between these two panels, and since a sound incapable of being absorbed by the panel on the side of a sound source is absorbed by the sound absorbing material, an excellent sound isolation effectiveness can be obtained.例文帳に追加

又、防音パネルが枠体に適宜間隔をおいて設けられた２枚のパネルとこの２枚のパネル間に吸音材が配設されてなるもので、音源側のパネルが遮りきれなかった音が吸音材に吸音されるので防音効果に優れる。 - 特許庁

A source region 8a and a drain region 8b of relatively high impurity concentration are formed in the semiconductor substrate 3 on an element isolation region 2 side of the silicide block film 9 and in the semiconductor substrate 3 on the LDD region 7a side, respectively.例文帳に追加

そして、そのシリサイドブロック膜９の素子分離領域２側の半導体基板３内、およびＬＤＤ領域７ａ側の半導体基板３内に、比較的高不純物濃度のソース領域８ａおよびドレイン領域８ｂをそれぞれ形成する。 - 特許庁

The semiconductor device includes a semiconductor substrate 1 including a plurality of device regions and a device isolation region 13 defining the device regions, and a MOS transistor formed on a semiconductor substrate major surface and having a source/drain region 11 and a gate 12.例文帳に追加

複数の素子領域及びこれらを区画する素子分離領域１３を有するシリコンなどの半導体基板１と、半導体基板主面に形成されたソース／ドレイン領域１１及びゲート１２を有するＭＯＳトランジスタとを具備している。 - 特許庁

To provide a semiconductor device, together with its manufacturing method, wherein higher resistance of a control gate and etching of a silicon substrate are prevented while an element isolation film is etched with a gate electrode in self-alignment to form a source line.例文帳に追加

ゲート電極に自己整合で素子分離膜をエッチングしてソースラインを形成する半導体装置の製造方法に関し、コントロールゲートの高抵抗化及びシリコン基板のエッチングを防止する半導体装置及びその製造方法を提供する。 - 特許庁

A battery charging system 10 which charges the battery of an electric automobile connected to a battery charging probe by means of a diode bridge and fourth element capacitors 16a and 16b is provided with a voltage source 11 and a plurality of battery chargers 20 connected in parallel with the source 11, and each battery charger 20 is provided with a serial tank circuit and an isolation transformer 14.例文帳に追加

ダイオード・ブリッジと第４の素子コンデンサとにより充電プローブに結合された電気自動車のバッテリを充電するバッテリ充電システム１０は、電圧源１１と、この電圧源１１に並列に接続された複数のバッテリ充電器２０とを備え、バッテリ充電器２０の各々は直列タンク回路と絶縁変成器１４とを備える。 - 特許庁

In a semiconductor storage device, having an element isolation film formed in a silicon substrate 101 and a plurality of semiconductor memory cells formed between the element isolation films, there are provided conductive films 116a, 116b which are formed on the plane of the silicon substrate 101, and connect a source diffusion region 112 of at least two semiconductor memory cells.例文帳に追加

シリコン基板１０１中に形成された素子分離膜と、素子分離膜の間に形成された複数の半導体メモリセルとを有する半導体記憶装置であって、シリコン基板１０１の面上に形成されると共に少なくとも二つの半導体メモリセルのソース拡散領域１１２を接続する導電性膜１１６ａ，１１６ｂを備えたことを特徴とする半導体記憶装置を提供する。 - 特許庁

The MOS field effect transistor comprises a semiconductor substrate having an element isolation region and an element forming region formed in a protruding state on the isolation region, the gate electrode formed on the element forming region via a gate insulation film, and a source-drain made of a conductive layer formed on the substrate so as to cover a side face of the protruding substrate.例文帳に追加

素子分離領域を有し、該素子分離領域に対して素子形成領域が凸状に形成されてなる半導体基板と、素子形成領域上にゲート絶縁膜を介して形成されたゲート電極と、凸状半導体基板の側壁を覆うように半導体基板上に形成された導電層からなるソース／ドレインとを備えることを特徴とするＭＯＳ電界効果型トランジスタにより、上記の課題を解決する。 - 特許庁

The semiconductor device includes an element isolation film 200 provided to a semiconductor layer to section an element formation region, a gate electrode 130 formed on the element formation region and having both ends extended onto the element isolation film 200 respectively, and an impurity region 110 formed in the element formation region to become a source region and a drain region disposed across a channel formation region positioned right below the gate electrode 130.例文帳に追加

半導体層に設けられ、素子形成領域を区画する素子分離膜２００と、素子形成領域上に形成され、両端がそれぞれ素子分離膜２００上に延伸するゲート電極１３０と、素子形成領域内に形成され、ゲート電極１３０の直下に位置するチャネル形成領域を挟んで配置されるソース領域およびドレイン領域となる不純物領域１１０とを備える。 - 特許庁

On a surface of a substrate between the source 27 and an element isolation insulated film 26, an N well 24a reaching a P epitaxial layer 22 is formed, and an N well 24b reaching the P epitaxial layer 22 is similarly formed just beneath the drain 29 so as to be contiguous to the drain 29.例文帳に追加

ソース２７と、素子分離絶縁膜２６との間の基板表面には、Ｐエピタキシャル層２２に達するＮウエル２４ａが形成されており、ドレイン２９の直下には同様にＰエピタキシャル層２２に達するＮウエル２４ｂがドレイン２９と接して形成されている。 - 特許庁

In a modified erased region self-boosting scheme, low voltages are applied to two or more word lines on the source side of the selected word line, to reduce band-to-band tunneling and to improve the isolation between two boosted channel regions.例文帳に追加

改造された消去された領域の自己昇圧方式では、低い電圧が選択されたワードラインのソース側の２本以上のワードラインに印加され、帯域から帯域へのトンネリングを低減すると共に２つの昇圧されたチャネル領域間の絶縁を改善する。 - 特許庁

To provide a method of manufacturing semiconductor device which can reduce an isolation width on the occasion of electrically isolating in distance between wells and between well and source or drain and thereby can reduce the size not only in the lateral direction but also in the depth direction.例文帳に追加

本発明は、ウェルとウェルとの間またはウェルとソースまたはドレインとの間を距離的、電気的に分離するに際し、その分離幅を縮小することができ、その結果、横方向のみならず深さ方向の寸法の縮小を可能にする半導体装置の製造方法を提供する。 - 特許庁

A gate electrode 15 is formed via a gate oxidized film 14 on a prescribed channel region 13 on a semiconductor substrate 11 enclosed with an element isolation oxide film 12, and a source/drain diffusion layer 16 is formed on the both-side substrates, and the gate electrode 15 is coated with dielectric 17.例文帳に追加

素子分離酸化膜１２に囲まれた半導体基板１１上における所定のチャネル領域１３上にゲート酸化膜１４を介してゲート電極１５、その両側の基板上にはソース／ドレイン拡散層１６が形成されゲート電極１５は絶縁膜１７で覆われている。 - 特許庁

The semiconductor device includes an active region 12c surrounded by an element isolation region 11, gate electrodes 13a and 13b cutting across the active region 12c and the source/drain diffused layers 20 and 21 which are formed in the active region 12c while positioned on both sides of the gate electrodes 13a and 13b.例文帳に追加

半導体装置は、素子分離領域１１に囲まれた活性領域１２ｃと、活性領域１２ｃを横切るゲート電極１３ａ，１３ｂと、ゲート電極１３ａ，１３ｂの両側に位置し活性領域１２ｃ内に形成されるソース／ドレイン拡散層２０，２１とを備える。 - 特許庁

When carrying out the asymmetrical cyanosilylation reaction of an aldehyde with a trimethylsilylcyanide by using a conventional catalyst composition for the asymmetrical synthesis, the asymmetrical cyanosilylation product can be obtained in a short time in high isolation yield and asymmetrical yield by adding a proton source to the reaction system.例文帳に追加

従来の不斉合成用触媒組成物を用いて、アルデヒドとトリメチルシリルシアニドにより不斉シアノシリル化反応を行う際、反応系内にプロトン源を添加することにより、短時間で、高い単離収率、不斉収率で不斉シアノシリル化物を得ることができる。 - 特許庁

The semiconductor device 1 further includes a semiconductor region which becomes a source or a drain formed on the semiconductor substrate 1 at both sides of the gate electrode 4, and the stress liner film 3 formed by covering the semiconductor region, the lower stage of the element isolation insulating film 2, and the gate electrode 4.例文帳に追加

この半導体装置１は、ゲート電極４の両側の半導体基板１に形成されたソースあるいはドレインとなる半導体領域と、半導体領域、素子分離絶縁膜２の下段部、およびゲート電極４を覆って形成されたストレスライナー膜３とをさらに備えている。 - 特許庁

Isolation of a source region and a drain region is performed simultaneously with formation of a local interconnect by the gate electrode sidewall conductive film 120 by removing the gate electrode sidewall conductive film 120 appropriately through anisotropic etching selective for the gate electrode sidewall insulating film 119.例文帳に追加

このゲート電極側壁導電膜１２０をゲート電極側壁絶縁膜１１９に対して選択性のある異方性エッチングにより適宜除去することにより、ソース領域とドレイン領域との分離及びゲート電極側壁導電膜１２０による局所配線の形成が同時に行なわれる。 - 特許庁

To provide a semiconductor device and a method for manufacturing the same which can enhance an isolation breakdown strength between a source region and a drain region of a planar gate type MOSFET and a semiconductor substrate without increasing an on resistance Ron of a trench gate type VDMOSFET.例文帳に追加

トレンチゲート型ＶＤＭＯＳＦＥＴのオン抵抗Ｒonを増大させることなく、プレーナゲート型ＭＯＳＦＥＴのソース領域およびドレイン領域と半導体基板との間の分離耐圧を向上させることができる、半導体装置およびその製造方法を提供するこ。 - 特許庁

Then, purge gas is introduced into the chamber 1 from a purge gas supply source 31 via a gas introduce part 26 to replace the atmosphere in the chamber 1 with the purge gas, and after returning the pressure in the chamber 1 to the atmospheric pressure, the sealing member 21 is lowered to release the isolation of the precise discharge nozzle 5.例文帳に追加

次に、ガス導入部２６を介してパージガス供給源３１からパージガスをチャンバ１内に導入し、チャンバ１内雰囲気をパージガスで置換するとともに、チャンバ１内の圧力を大気圧に戻した後、封止部材２１を下降させて精密吐出ノズル５の隔離を解除する。 - 特許庁

An isolation insulating layer 6 isolates a region where the source-drain region 11 is formed from the impurity diffusion region 14 for control gate by surrounding the periphery of the impurity diffusion region 14 for control gate while reaching the buried insulating layer 2 from the surface of the semiconductor layer 3.例文帳に追加

分離絶縁層６は、半導体層３の表面から埋め込み絶縁層２に達しながらコントロールゲート用不純物拡散領域１４の周囲を取り囲むことで、ソース／ドレイン領域１１が形成された領域とコントロールゲート用不純物拡散領域１４とを分け隔てている。 - 特許庁

The driving force transmission gear apparatus counts a print processed number of pages of recording material, rotates an eccentric cam 52 by fixed angles by drive controlling a rotational driving source 53 according to the print processed number of pages and moves an isolation gear 42 in the direction of an arrow A and has it pushed to a driving gear 41 and a gear 43.例文帳に追加

記録用紙の印字処理枚数を計数し、この印字処理枚数に応じて、回転駆動源５３を駆動制御することにより偏芯カム５２を一定角度ずつ回転させ、遊離ギア４２を矢印Ａの方向に移動させ駆動用ギア４１及びギア４３に押し付ける。 - 特許庁

A charging system (92) coupled to the dc buses (52 and 176) via a charge bus (94) comprises a receptacle (120) configured to mate with a connector (126) coupled to a voltage source (132) external to the power electronic drive circuit, and an isolation transformer (112) configured to electrically isolate the charge bus (94) from the receptacle (120).例文帳に追加

充電バス（９４）を介してｄｃバス（５２、１７６）に結合された充電システム（９２）は、外部にある電圧源（１３２）に結合されたコネクタ（１２６）と係合するレセプタクル（１２０）と、該レセプタクル（１２０）から充電バス（９４）を電気的に分離する分離変成器（１１２）とを備える。 - 特許庁

At least, a potential of a source-drain region 49 of a transistor of one pixel which is adjacent to photoelectric conversion parts (38 and 39) of another pixel with an element isolation means 85 therebetween is set so as not to become 0V within the charge accumulation period when charges are accumulated in the photoelectric conversion parts, and each pixel is driven.例文帳に追加

少なくとも、画素の光電変換部（３８，３９）に素子分離手段８５を介して隣接する他の画素のトランジスタのソース・ドレイン領域４９の電位を、光電変換部に電荷を蓄積する電荷蓄積期間内で０Ｖにならない電位に設定して、各画素を駆動する。 - 特許庁

To sufficiently allow control of transmission of vibrations even in decompression in a simple structure and at low cost, in a vibration isolation joint 1 provided on a piping path 4 between a decompression container such as a vacuum chamber 2 and equipment to be provided as a vibration source such as a vacuum pump 3.例文帳に追加

真空チャンバ２のような減圧容器と、真空ポンプ３のように加振源となる機器との間の配管経路４に介設される防振継手１において、簡単な構造で低コストでありながら減圧時でも振動の伝達を十分に抑制可能なものとする。 - 特許庁

At least one of the source region 106 and the drain region 106 has a second face for coming into contact with contact wiring; the second face inclines with respect to a first face AA' and intersects with the surface of the element isolation region at not higher than 80 degrees.例文帳に追加

ソース領域１０６およびドレイン領域１０６の少なくとも一方は、コンタクト配線と接触するための第２の面を有し、第２の面は、第１の面ＡＡ’に対して傾いており、第２の面は、素子分離領域の表面と８０度以下の角度で交差する。 - 特許庁

The isolated converter for isolating a signal source from earth includes: an amplifier circuit 2 for receiving an output signal of a filter 1 and outputting a reference signal; an isolation circuit 3 for receiving the reference signal and shutting off noise in the reference signal; and a voltage follower 4.例文帳に追加

アースから信号源を絶縁するための絶縁変換装置であって、フィルター１からの出力信号を受信し基準信号を出力する増幅回路２と、前記基準信号を受信し前記基準信号のノイズを遮断する絶縁回路３と、電圧フォロア４を有する。 - 特許庁

An HFET 1 has a non-doped GaN layer 11 and a non-doped AlGaN layer 12 stacked on a substrate 10 made of SI-SiC, and also has a source electrode 13, a gate electrode 14, and a drain electrode 15 formed on the AlGaN layer 12 and isolated from other elements by an element isolation region 16.例文帳に追加

ＨＦＥＴ１は、ＳＩ−ＳｉＣからなる基板１０上に、ノンドープのＧａＮ層１１、ノンドープのＡｌＧａＮ層１２が積層され、ＡｌＧａＮ層１２上にソース電極１３、ゲート電極１４、ドレイン電極１５が形成され、素子分離領域１６によって他の素子と分離されている構造である。 - 特許庁

The other means is to have the first spacer removed and replaced with a second spacer 48 which has a width smaller than that of the first one, and a new silicon source/drain region 60 formed under a self-aligned isolation region 56 by lateral selective full overgrowth, by using the newly exposed silicon/ledge 46 as a seed.例文帳に追加

第２に、第１のスペーサを除去し、第１のスペーサの横幅より狭い横幅を有する第２のスペーサ４８で置き換え、横方向選択エピタキシャル全面成長を用い新たに露出したシリコン・レッジ４６をシードとして用い自己整合した分離領域５６下に新たなシリコンのソース／ドレイン領域６０を成長させる。 - 特許庁

In a modified local self boosting scheme, 0 volt or low voltages are applied to two or more word lines, on the source side and to two or more word lines on the drain side of the selected word line to reduce band-to-band tunneling, and to improve the isolation of the channel regions coupled to the selected word line.例文帳に追加

改造された局部的な自己昇圧方式では、０ボルトまたは低い電圧が選択されたワードラインのソース側の２本以上のワードラインとドレイン側の２本以上のワードラインに印加されて、帯域から帯域へのトンネリングを低減すると共に選択されたワードラインに結合されたチャネル領域の絶縁を改善する。 - 特許庁

A gate electrode 15 is formed on a prescribed channel region 13 on a substrate 11 of a monocrystal Si enclosed with an element isolation oxide film 12 via a gate oxide film 14 of a combination structure, and a source/ drain diffusion layer 16 is formed away from the channel region 13 on the both-side substrates 11.例文帳に追加

素子分離酸化膜１２に囲まれた単結晶Ｓｉの基板１１上における所定のチャネル領域１３上には組み合わせ構成のゲート酸化膜１４を介してゲート電極１５が形成され、その両側の基板１１上にはチャネル領域１３を隔ててソース／ドレイン拡散層１６が形成されている。 - 特許庁

A semiconductor device comprises: an element isolation (102) formed in a semiconductor layer (101); a first-conductivity-type impurity layer (104); a first-conductivity-type source region (106); a first-conductivity-type drain region (107); a second-conductivity-type gate region (105); and a control electrode (109) formed via an insulating film (108).例文帳に追加

半導体装置は、半導体層（１０１）に形成された素子分離（１０２）、第１導電型の不純物層（１０４）、第１導電型のソース領域（１０６）、第１導電型のドレイン領域（１０７）、第２導電型のゲート領域（１０５）、絶縁膜（１０８）を介して形成された制御電極（１０９）を備える。 - 特許庁

The active lightweight sound isolation unit 20 is constituted by stacking a bottom plate section 13 formed by stacking plastic corrugated boards 13a and 13b, on the flat speaker 21 formed by pinching a thin printed coil plate 21e via buffer sheets 21ga and 21gb with permanent magnet plate 21a, 21b, thereby reducing a primary sound source.例文帳に追加

薄型プリントコイル板２１ｅを緩衝シート２１ｇａ、２１ｇｂを介して永久磁石板２１ａ、２１ｂで挟んで形成した平面スピーカ２１に、プラスチックダンボール１３ａ、１３ｂを重ねて形成した底板部１３を重ねたアクティブ軽量遮音ユニット２０を構成することによって、一次音源を低減する。 - 特許庁

A clock isolation function separates a card edge side port of a PCI Express bridge chip 13 and an optical cable side port as domains operating separate clocks, and a clock (first clock) used in the optical cable side port is supplied from a clock source 14 on a PCI Express/optical cable conversion board 10.例文帳に追加

クロックアイソレーション機能によりＰＣＩ Ｅｘｐｒｅｓｓブリッジチップ１３のカードエッジ側ポートと光ケーブル側ポートとを別々のクロックで動作する領域として分離し、光ケーブル側ポートで用いるクロック（第１のクロック）を、ＰＣＩ Ｅｘｐｒｅｓｓ／光ケーブル変換ボード１０上のクロック源１４から供給する。 - 特許庁

The contact applies a reference voltage to a semiconductor region of a second conductivity type disposed below the source and drain regions of the transistor for amplification below the gate electrode of the transistor for amplification through a semiconductor region of the second conductivity type disposed along a side surface and a bottom surface of an element isolation region.例文帳に追加

このコンタクトは、素子分離領域の側面及び底面に沿って配された第２導電型の半導体領域を介して、増幅用トランジスタのゲート電極の下部で、増幅用トランジスタのソース及びドレイン領域よりも下方に配された第２導電型の半導体領域に基準電圧を供給する。 - 特許庁

The semiconductor device comprises a semiconductor substrate, a first element region as a source/drain region having a gate electrode formed within the semiconductor substrate, an element region formed in the periphery of the first element region, and recessed portions formed to the two sides provided facing each other of the first element region having the element isolation region formed therein in the inside.例文帳に追加

半導体装置は、半導体基板と、前記半導体基板内に形成され、ゲート電極を有するソース／ドレイン領域としての第１の素子領域と、前記第１の素子領域の周囲に形成された素子分離領域と、前記第１の素子領域の対向する２辺に形成され、内部に前記素子分離領域が形成された凹部とを有する。 - 特許庁

The refrigerator 1 cools and stores food in a compartment 31 constituted in a heat isolation box 2, uses a photoresponsive oxygen adsorbing material in which oxygen molecules can be adsorbed and desorbed and a light source irradiating the photoresponsive oxygen adsorbing material with light, and includes an oxygen concentration adjusting device 32 adjusting oxygen concentration in the storage chamber.例文帳に追加

冷蔵庫１は、断熱箱体２内に構成された区画室３１において食品を冷却保存するものであって、酸素分子の吸着及び脱離が可能な光応答性酸素吸着材とこの光応答性酸素吸着材に光を照射する光源を用い、貯蔵室内の酸素濃度を調整する酸素濃度調整装置３２を備える。 - 特許庁

The RF amplifying unit is equipped with a cathode electrode formed on the substrate, a gate electrode formed at one side of and in isolation from the cathode electrode, an anode electrode formed at one side of the gate electrode, an electron emission source formed on the cathode electrode, and a reflection electrode formed on the upper portion of and parallel with the substrate.例文帳に追加

前記ＲＦ増幅部は、前記基板上に形成されたカソード電極と、前記カソード電極の一側に離隔して形成されたゲート電極と、前記ゲート電極の一側に形成されたアノード電極と、前記カソード電極上で形成された電子放出源と、前記基板の上方に前記基板と平行に形成された反射電極を備える。 - 特許庁

A short channel region 12 having polarity reverse to that of a low-concentration body region 10 and high in concentration is selectively formed between the low-concentration body region 10 becoming a channel and an element isolation film 4 and immediately under a gate oxide film 8, and a shape where only a part immediately under the gate oxide film 8 of the body region 10 is retracted toward a high-concentration source region 7 is provided.例文帳に追加

チャネルとなる低濃度ボディ領域１０と素子分離膜４の間かつゲート酸化膜８の直下に選択的に低濃度ボディ領域１０と逆の極性で濃度が高いショートチャネル領域１２を設け、ボディ領域１０のゲート酸化膜８直下部分のみを高濃度ソース領域７側に後退させた形状を実現する。 - 特許庁

Further, the method may also have a step of forming a collector region 32 positioned at the offset region 31 of a bipolar transistor by introducing the first-conductivity-type impurities to the semiconductor layer 20 with an element isolation film 25, a gate electrode 44, and a mask film as masks, and for forming a source and a drain 42a, 45 of a MOS transistor.例文帳に追加

さらに、素子分離膜２５、ゲート電極４４、及びマスク膜をマスクとして半導体層２０に第１導電型の不純物を導入することにより、バイポーラトランジスタのオフセット領域３１に位置するコレクタ領域３２を形成するとともに、ＭＯＳトランジスタのソース及びドレイン４２ａ，４５を形成する工程とを具備してもよい。 - 特許庁