「split gate」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A memory selection gate electrode for forming a side wall is formed higher than a logic gate electrode, so that a side wall gate electrode of a self-matching split-gate memory cell becomes higher than a logic gate electrode.例文帳に追加

自己整合スプリットゲート型メモリセルのサイドウォールゲート電極高さがロジック部のゲート電極高さを上回るように、サイドウォールを形成するメモリ部選択ゲート電極をロジック部ゲート電極より高く形成する。 - 特許庁

At this point, the split gate electrode 30a is connected to a gate wiring 35 through the intermediary of a thin film resistor 33 of CrSi.例文帳に追加

この分割ゲート電極３０ａは、ＣｒＳｉ膜からなる薄膜抵抗体３３を介してゲート配線３５に接続される。 - 特許庁

To provide a split gate type memory device having a structure agreeing with cell condensation, and to provide a method of manufacturing split gate type memory device by which the problem of erroneous alignment caused by photolithography can be eliminated.例文帳に追加

セル縮少に適合した構造を有するスプリットゲート型メモリ素子と、フォトリソグラフィによる誤整列問題のないスプリットゲート型メモリ素子の製造方法とを提供する。 - 特許庁

In a split gate type memory cell utilizing a side wall structure with a silicided gate electrode, an isolated auxiliary pattern 22 is disposed adjacently to a selection gate electrode 12.例文帳に追加

サイドウォール構造を利用し、ゲート電極がシリサイド化されたスプリットゲート型メモリセルにおいて、選択ゲート電極１２に隣接して、孤立した補助パターン２２を配置する。 - 特許庁

In the non-volatile semiconductor memory device of split gate structure, memory cells of different gate lengths are integrated because read-out current and read and write endurance are in tradeoff condition due to the gate length of a memory gate.例文帳に追加

スプリットゲート構造の不揮発性半導体記憶装置において、読み出し電流と書き換え耐性はメモリゲートのゲート長によりトレードオフの関係にあるため、ゲート長の異なるメモリセルを集積する。 - 特許庁

Insulator films 5 are formed between a memory gate electrode MG of a split gate type nonvolatile memory and a p-type well PW1, and between a control gate electrode CG and the memory gate electrode MG.例文帳に追加

スプリットゲート型の不揮発性メモリのメモリゲート電極ＭＧとｐ型ウエルＰＷ１との間および制御ゲート電極ＣＧとメモリゲート電極ＭＧとの間には、絶縁膜５が形成されている。 - 特許庁

To improve the information holding characteristics of a split gate type memory cell adopting a MONOS system.例文帳に追加

ＭＯＮＯＳ方式を採用するスプリットゲート型メモリセルの情報保持特性を向上させる。 - 特許庁

To comprehend the electric characteristics of a split gate type non-volatile semiconductor memory with high precision.例文帳に追加

高い精度でスプリットゲート型不揮発性半導体記憶装置の電気的特性を把握する。 - 特許庁

A split gate NAND flash memory structure is formed on a first conductive type semiconductor substrate.例文帳に追加

分割ゲートＮＡＮＤフラッシュメモリ構造が第１伝導型の半導体基板の上に形成される。 - 特許庁

A split gate NAND flash memory structure is formed on a first conductive type semiconductor substrate.例文帳に追加

分割ゲートＮＡＮＤフラッシュメモリ構造が、第１伝導型の半導体基板上に形成される。 - 特許庁

In this electric wave seeker for measuring the distance to the target by a split gate system, each position of a gate E and a gate L is set variably before and after position specification of a target reception pulse, and accuracy of position specification of the target reception pulse is improved by using not only a gate M but also the gate E and the gate L prepared as split gates.例文帳に追加

スプリットゲート方式により目標への測距を行う電波シーカにおいて、目標受信パルスの位置特定の前後においてＥゲートおよびＬゲートの位置を可変設定し、Ｍゲートだけではなく、スプリットゲートとして用意されるＥゲートとＬゲートとを用いて目標受信パルスの位置特定の精度を向上させるようにしている。 - 特許庁

To provide a structure and a manufacturing method which are suitable for microstructure of a nonvolatile semiconductor storage device of a floating gate type which has a split gate structure.例文帳に追加

スプリットゲート構造を有するフローティングゲート型不揮発性半導体記憶装置の微細化に適した構造及び製造方法を提供する。 - 特許庁

To provide a split-gate flash memory device preventing misalignment of active region and a floating gate electrode, and to provide its manufacturing method.例文帳に追加

アクティブ領域及びフローティングゲート電極のミスアラインを防止することができるスプリットゲート型フラッシュメモリ素子及びその製造方法を提供する。 - 特許庁

To provide a split-gate type nonvolatile semiconductor storage for appropriately forming the acute angle section of a floating gate, without causing generation of deposits.例文帳に追加

ディボットを発生させることなく、フローティングゲートの鋭角部を適切に形成するスプリットゲート型の不揮発性半導体記憶装置の提供。 - 特許庁

In the split-gate type flash memory element, a floating gate and a control gate are sequentially formed so as to be self-aligned by the sidewall of a mask pattern after forming the mask pattern on a semiconductor substrate before forming the floating gate and the control gate.例文帳に追加

フローティングゲート及びコントロールゲートを形成する前に半導体基板上にマスクパターンを形成した後、マスクパターンの側壁によって自己整列されるようにフローティングゲート及びコントロールゲートを順次形成するスプリットゲート型のフラッシュメモリ素子。 - 特許庁

When a new gate time is specified, a measuring time set section 1 splits the gate time into a plurality of measuring times, stores the number of split in a split number memory 7, and inputs the measuring time to a time measurement section 2.例文帳に追加

測定時間設定部１は、新たなゲート時間が指定されると、ゲート時間を複数の測定時間に分割し、分割数を分割数メモリ７に格納し、測定時間を時間測定部２に入力する。 - 特許庁

An outer panel 17 or an inner panel 18 constituting a rear gate 10 is split-molded upwardly and downwardly at a window shoulder portion 19 mounted to a rear gate glass 15.例文帳に追加

リヤゲート１０を構成するアウタパネル１７、或いはインナパネル１８をリヤゲートガラス１５が装着される窓肩部分１９で上下に分割成形する。 - 特許庁

In the nonvolatile semiconductor memory device having a split gate structure, a memory gate is formed on a protruding type substrate, and its side surface is used as a channel.例文帳に追加

スプリットゲート構造の不揮発性半導体記憶装置において、メモリゲートが凸型基板上に形成され、その側面をチャネルとして用いるようにする。 - 特許庁

To provide a nonvolatile semiconductor memory device which is composed of split gate type memory cells having a double floating gate structure, and also to provide a method of fabricating the same.例文帳に追加

ダブルフローティングゲート構造を持つスプリットゲート型メモリセルで構成される不揮発性半導体メモリ素子およびその製造方法を提供する。 - 特許庁

The split gate type memory device is provided with a gate insulating film formed on a semiconductor substrate, and a spacer-like floating gate and a spacer-like dummy pattern which are formed on the gate insulating film with their curved surfaces on the outside and are separated from each other.例文帳に追加

スプリットゲート型メモリ素子は、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、曲面が外側に向き、互いに離隔されているスペーサ状浮遊ゲート及びスペーサ状ダミーパターンとを備える。 - 特許庁

To improve read speed and erasure the speed, in a split-gate type nonvolatile semiconductor storage.例文帳に追加

スプリットゲート型の不揮発性半導体記憶装置において、読み出し速度と消去速度を向上させること。 - 特許庁

To form a memory cell array by using a self-aligning technique in a split type nonvolatile memory having a floating gate.例文帳に追加

フローティングゲートを有するスプリット型不揮発性メモリにおいて、自己整合手法によりメモリセルアレイを形成する。 - 特許庁

To provide a technology for reducing a shortage between a selective gate electrode and a memory gate electrode in a semiconductor device having a MONOS type non-volatile memory cell of a split gate structure.例文帳に追加

スプリットゲート構造のＭＯＮＯＳ型不揮発性メモリセルを有する半導体装置において、選択ゲート電極とメモリゲート電極との短絡不良を低減することのできる技術を提供する。 - 特許庁

Insulating films 5 with charge storage layers 5b formed therein are formed between a memory gate electrode MG6n and a p-type well PW1 and between a control gate electrode CG4n and a memory gate electrode MG6n of a split-gate type nonvolatile memory.例文帳に追加

スプリットゲート型の不揮発性メモリのメモリゲート電極ＭＧ６ｎとｐ型ウエルＰＷ１との間および制御ゲート電極ＣＧ４ｎとメモリゲート電極ＭＧ６ｎとの間には、内部に電荷蓄積層５ｂを有する絶縁膜５が形成されている。 - 特許庁

A split gate memory device of the present invention has a structure in which a floating gate coupling ratio has increased, and as a result, the efficiency and performance of programs and deletion operation are improved.例文帳に追加

本発明によるスプリットゲートメモリ素子は浮遊ゲートカップリング割合が増加した構造を有し、その結果、プログラム及び消去動作での效率及び性能が改善する。 - 特許庁

To improve the resistance to erroneous writing (disturb) of a split gate MONOS memory cell and to increase the operating speed of the memory cell.例文帳に追加

スプリットゲート型ＭＯＮＯＳメモリセルの誤書込み（ディスターブ）耐性を向上し、かつ同メモリセルを高速動作させる。 - 特許庁

To provide a technique of eliminating a polysilicon that prevents short-circuiting of split-gate nonvolatile memory cells that are adjacent to one another.例文帳に追加

隣り合うスプリットゲート型不揮発性メモリセルが短絡してしまわないように、ポリシリコンを除去する技術を提供する。 - 特許庁

To improve retention characteristics in a split gate type MONOS memory which carries out a rewrite by hot carrier injection.例文帳に追加

ホットキャリア注入によって書き換えを行うスプリットゲート型ＭＯＮＯＳメモリにおいて、リテンション特性を向上させる。 - 特許庁

Thus, it is possible to arbitrarily control one-dimensional channel width and electron concentration by a voltage applied to the back gate and the split Schottky electrode.例文帳に追加

バックゲートとスプリットショットキー電極に加える電圧により一次元チャネル幅も電子濃度も任意に制御できる。 - 特許庁

The right end of the left inner split torsion bar and the left end of the right inner split torsion bar are inserted into the through-holes of the holder shaft members of roller brackets 46R and 46L and fixed to the gate plate 3.例文帳に追加

一方、左側用内分割トーションバー右端及び右側用内分割トーションバー左端をローラブラケット46R,46のホルダ軸部材の貫通孔に嵌挿させてゲート板3 側に止着する。 - 特許庁

To provide a technique by which a short circuit of a selection gate electrode and a control gate electrode can be suppressed, and a short circuit failure between both can be reduced in a semiconductor device having a MONOS-type nonvolatile memory cell of a split gate structure.例文帳に追加

スプリットゲート構造のＭＯＮＯＳ型不揮発性メモリセルを有する半導体装置において、選択ゲート電極と制御ゲート電極との短絡不良を低減することのできる技術を提供する。 - 特許庁

To provide a split gate non-volatile semiconductor memory device which has a stable operation while reducing an increase in chip area.例文帳に追加

チップ面積の増大を抑制しつつ、安定的に動作するスプリットゲート型不揮発性半導体記憶装置を提供する。 - 特許庁

To provide technique for improving a manufacturing yield of a semiconductor device including a non-volatile memory cell having a split-gate structure.例文帳に追加

スプリットゲート構造の不揮発性メモリセルを有する半導体装置において、製造歩留まりを向上できる技術を提供する。 - 特許庁

SPLIT GATE NAND FLASH MEMORY STRUCTURE AND ARRAY, PROGRAMMING METHOD OF THE SAME, ERASURE METHOD AND READOUT METHOD, AND MANUFACTURING METHOD例文帳に追加

分割ゲートＮＡＮＤフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 - 特許庁

Phosphorus is diffused selectively into the polysilicon layer 12 as a whole, in a region for the formation of a split gate type flash EEPROM cell (MC).例文帳に追加

そして、スプリットゲート型フラッシュEEPROMセル（ＭＣ）の形成領域における、ポリシリコン層１２の全体に選択的にリンを拡散する。 - 特許庁

To provide a split gate flash memory which improves efficiency in write and erase and in repeated write/erase.例文帳に追加

書込及び消去の効率向上と共に、書込／消去反復特性を改善するスプリットゲート型フラッシュメモリを提供する。 - 特許庁

After an n-type semiconductor region 6 is formed on the principal surface of a semiconductor substrate 1Sub, a memory gate electrode MG and the charge storage layer CSL of a split-gate type memory cell are formed thereon.例文帳に追加

半導体基板1Subの主面にｎ型の半導体領域６を形成した後、その上にスプリットゲート型のメモリセルのメモリゲート電極ＭＧおよび電荷蓄積層ＣＳＬを形成する。 - 特許庁

To provide a method for manufacturing a split-gate type nonvolatile semiconductor memory device having a floating gate capable of forming a sidewall insulating film having a satisfactory height to prevent a silicide shortage at the sidewall of a control gate.例文帳に追加

フローティングゲートを有するスプリットゲート型不揮発性半導体記憶装置において、コントロールゲートの側壁に、シリサイド・ショートを防止できるのに十分な高さの側壁絶縁膜を形成することができる製造方法を提供する。 - 特許庁

This non-volatile semiconductor storage device (memory transistor) 400 is a non-volatile semiconductor storage device with a split gate structure and has a source 16, drain 14, gate insulating layer 26, floating gate 40, intermediate insulating layer 50 functioning as a tunnel insulating layer, and control gate 36.例文帳に追加

不揮発性半導体記憶装置（メモリトランジスタ）４００は、スプリットゲート構造の不揮発性半導体記憶装置であって、ソース１６、ドレイン１４、ゲート絶縁層２６、フローティングゲート４０、トンネル絶縁層として機能する中間絶縁層５０およびコントロールゲート３６を有する。 - 特許庁

To provide a split gate flash EEPROM by composing a control gate and a floating gate in a vertical position, and by downsizing a cell to realize a high coupling ratio and to decrease a programming voltage with its demagnetizing property improved with a part of the control and floating gate overlapped, and to provide its manufacturing method.例文帳に追加

コントロールゲートとフローティングゲートを垂直形態で構成し、セルを小さくし、高カップリング比を実現し、プログラミング時電圧を低減したスプリットゲートフラッシュEEPROMとその製造方法を提供し、コントロール及びフローティングゲートを一部オーバーラップして消去特性を向上する。 - 特許庁

To enable the ultra-miniaturization and high performance of a split gate type semiconductor storage device mixing a logic circuit part and a storage circuit part.例文帳に追加

論理回路部と記憶回路部とが混載するスプリットゲート型半導体記憶装置の超微細化及び高性能化を可能とする。 - 特許庁

BIDIRECTIONAL SPLIT GATE NAND FLASH MEMORY STRUCTURE, ARRAY, PROGRAMMING METHOD OF THE SAME, ERASING METHOD, READOUT METHOD AND MANUFACTURING METHOD例文帳に追加

双方向分割ゲートＮＡＮＤフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 - 特許庁

In the panel for the folding type gate, the panels 11 are composed of the first and second split panels 11a, 11b formed in left-right same width, and the latch pins of both split panels 11a, 11b are latched and cantilever- supported to support metal fittings 45 formed to the frame-shaped supports 36, 37 of a unit constituting the gate.例文帳に追加

パネル１１を左右同幅に形成した第１及び第２の分割パネル１１ａ，１１ｂにより構成し、ゲートを構成するユニット３５の枠状支柱３６，３７に形成された支持金具４５に両分割パネル１１ａ，１１ｂの掛止ピン２８を掛止して片持ち支持させる。 - 特許庁

On a section parallel to a word line, floating gate electrodes 5 having a split gate structure and control gate electrodes 7 are formed by bridging an upper surface of a P-type silicon substrate 1 and recessed parts 15, and sandwiching tunnel insulating films 4 for writing.例文帳に追加

ワード線に平行な断面において、Ｐ型シリコン基板１の上面と凹部１５とに跨って、書き込み用トンネル絶縁膜４を挟んで、スプリットゲート構造を有するフローティングゲート電極５及びコントロールゲート電極７が形成されている。 - 特許庁

After an n-type semiconductor region 6 is formed on the principal surface of a semiconductor substrate 1Sub, a memory gate electrode MG and the charge accumulation layer CSL of a split-gate type memory cell are formed thereon.例文帳に追加

半導体基板１Ｓｕｂの主面にｎ型の半導体領域６を形成した後、その上にスプリットゲート型のメモリセルのメモリゲート電極ＭＧおよび電荷蓄積層ＣＳＬを形成する。 - 特許庁