「static memory」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

In a region ACT, 56 metal balls 106 which are connected with the bonding pads of an SRAM(static random access memory) chip 101 and the bonding pads of a FLASH memory chip 102 are formed, for example in a grid pattern.例文帳に追加

領域ＡＣＴ内において、ＳＲＡＭチップ１０１のボンディングパッドとＦＬＡＳＨメモリチップ１０２のボンディングパッドと電気的に接続されている金属ボール１０６は、例えば格子形状に５６個形成されている。 - 特許庁

The proxy server 200 is connected to the browser terminal 300 for executing the allocation and release of the memory area to an applet by the static memory management method and a plurality of WWW servers 100 communicably.例文帳に追加

プロキシサーバ２００は、スタティックメモリ管理方式によりアプレットに対してメモリ領域の割当および解放を行うブラウザ端末３００と、複数のＷＷＷサーバ１００とに通信可能に接続している。 - 特許庁

To provide a game apparatus, a program and an information memory medium which facilitate the movement of a moving body object in a direction so as to separate from a static object when the moving body object moving through an object space hits the static object.例文帳に追加

オブジェクト空間内を移動する移動体オブジェクトが静止オブジェクトに衝突した場合に、移動体オブジェクトを容易に静止オブジェクトから離れる方向に移動させることが可能なゲーム装置、プログラム、情報記憶媒体を提供すること。 - 特許庁

To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.例文帳に追加

第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁

In a memory device having a static memory cell wherein a first conductive transistor is formed in a second conductive well and a second conductive transistor is formed in a first conductive well, the second conductive well and the first conductive well are separated every number of the memory cell.例文帳に追加

第２導電型のウエルに第１導電型のトランジスタが形成され、第１導電型のウエルに第２導電型のトランジスタが形成されるスタティック型メモリセルを有するメモリ装置において、第２導電型のウエル及び第１導電型のウエルをメモリセル数毎に分離する。 - 特許庁

A VDP 10 consists of a SRAM (a static RAM) 20 by a bit mapping, a flash memory 30 in which sprite data are stored and an image synthesizing circuit 40.例文帳に追加

ＶＤＰ１０は、ビットマップによるＳＲＡＭ（スタティックＲＡＭ）２０と、スプライトデータが記憶されるフラッシュメモリ３０と、画像合成回路４０とから構成されている。 - 特許庁

This device is provided with a low potential supply circuit SUPG shifting a power source potential or a ground potential of a memory cell array MARY1 in a static operation mode such as a read-write mode or the like.例文帳に追加

リード・ライトモードなどの静的動作モードにおいてメモリセルアレイＭＡＲＹ１の電源電位または接地電位をシフトさせる低電位供給回路ＳＵＰＧを備える。 - 特許庁

In a write mode, the selection transistor 5 is turned on and set data is set for the data line 9 to write the set data to the static memory.例文帳に追加

書き込みモードにおいて、選択トランジスタ５をオンするとともに、前記データライン９に設定されたデータを設定することで、設定されたデータを前記スタティックメモリに書き込む。 - 特許庁

At virtual machine boot time, a Static Resource Affinity Table (SRAT) is used by a virtualizer to group guest physical memory and guest virtual processors into virtual nodes.例文帳に追加

仮想マシン・ブート時に、ゲスト物理メモリおよびゲスト仮想プロセッサを仮想ノード中にグループ分けするために、スタティック・リソース・アフィニティ・テーブル（ＳＲＡＴ）がバーチャライザによって使用される。 - 特許庁

To provide contacts of P well and N well and, suitably, a low cost SRAM (static random access memory) cell having a P+ a diffusion intersection section to ground.例文帳に追加

ＰウェルおよびＮウェルのコンタクトおよび好ましくはグランドへのＰ＋拡散交差部を有する低コストＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）セルを提供すること - 特許庁

Thus, when the range of the values to be used is not more than the declared size for declared static variables, the memory occupancy amounts can be reduced.例文帳に追加

このようにすれば、宣言された静的な変数に対して、使用される値の範囲がその宣言されたサイズ以下である場合、メモリ占有量を小さくすることができる。 - 特許庁

To operate an SRAM (static random access memory) circuit at a state that an operation margin is reduced, particularly in a low power source voltage state by increasing or optimizing the operation margin of the SRAM circuit.例文帳に追加

ＳＲＡＭ回路の動作マージンを増加または最適化し、動作マージンが下がった状態とくに低電源電圧状態でＳＲＡＭ回路を動作させる。 - 特許庁

In a pair of transfer transistors T1, T2 of a static memory cell, one and the other of source and drain are connected to complementary input/output nodes ND1, ND2 of latch and to bit lines in pairs individually.例文帳に追加

スタティックメモリセルの一対の転送トランジスタは、ソース・ドレインの一方および他方をラッチの相補の入出力ノードと一対のビット線とにそれぞれ接続している。 - 特許庁

To provide a semiconductor memory device and a redundancy judging method in which current consumption can be reduced when redundancy discriminating operation of a static type is performed.例文帳に追加

スタティック型の冗長判定動作を行なう際の消費電流を低減することができる半導体記憶装置、及び冗長判定方法を提供すること - 特許庁

Especially, each connection control part 14 includes a thin film transistor Q6 of a double gate structure to be connected between the corresponding display pixel PX and the corresponding static memory part 13.例文帳に追加

特に、各接続制御部１４は対応表示画素ＰＸおよび対応スタティックメモリ部１３間に接続されるダブルゲート構造の薄膜トランジスタＱ６を含む。 - 特許庁

An extra bus control apparatus 2 comprises a first and a second extra bus controllers 15 and 16 corresponded respectively to a plurality of devices, such as a SRAM (Static Random Access Memory) and a DRAM (Dynamic Random Access Memory) connected to an extra bus EXBUS, and an extra bus arbiter 17.例文帳に追加

外部バス制御装置２は、外部バスＥＸＢＵＳに接続された複数の装置（例えば、ＳＲＡＭ、ＤＲＡＭ）に各々対応した第１及び第２バスコントローラ１５、１６と、外部バスアービタ１７とを有している。 - 特許庁

A central processing part 1 intermittently executes a program stored in a program memory 2, and stores the number of references from variables in a heap memory 4 or a static variable storing part 7 as a reference count number in the heap memory 4 by making it correspond to a memory region, and opens the memory region whose reference count number is 0 each time the execution of the processing of the program is ended.例文帳に追加

中央処理部１が、プログラムメモリ２に格納されたプログラムを断続的に実行し、ヒープメモリ４または静的変数記憶部７内の変数からの参照の数を参照カウント数として、ヒープメモリ４内にメモリ領域に対応づけて格納し、プログラムの処理が実行終了するごとに、参照カウント数が０であるメモリ領域を開放するガベジコレクション処理を行うメモリ管理方法及びメモリ管理装置である。 - 特許庁

To provide a semiconductor memory including flip-flop type memory cells such as 1-port SRAM or 2-port SRAM in which read and write operations are simultaneously performed, wherein a static noise margin and a write level are simultaneously improved.例文帳に追加

１ポートＳＲＡＭや、読出しおよび書込みの動作が同時に行なわれる２ポートＳＲＡＭのようなフリップフロップ型メモリセルを備えた半導体記憶装置において、スタティックノイズマージンの改善と書き込みレベルの改善とを同時に実現できるようにする。 - 特許庁

To provide an SRAM (Static Random Access Memory) which can reduce a memory cell area effectively while ensuring a margin for mask misregistration or the like in the formation of a gate wiring and a contact hole or the like.例文帳に追加

ゲート配線やコンタクトホール等の形成の際のマスクずれ等に対するマージンを確保しながら、メモリセル面積を効率的に縮小することが可能なＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を提供する。 - 特許庁

A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加

データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁

After the plurality of static image data including the anatomical drawing data etc. are stored in HDD 52 from a control circuit 60, the image processing unit 55 performs a successive image reproduction processing by inputting the plurality of static image data including anatomical drawing data stored in HDD 52 through a memory 53.例文帳に追加

画像処理部５５は、解剖学図データ等の複数の静止画像データを制御回路６０からＨＤＤ５２に格納され、このＨＤＤ５２に格納した解剖学図データ等の複数の静止画像データをメモリ５３を介して入力されて連続的に再生する画像生成処理を行う。 - 特許庁

A portion (the portion of the static variable) with a possibility of rewriting is stored in an EEPROM 150, and a portion (the Applet code and the portion of the static final variable) with no possibility of rewriting is enciphered by a code processing part 170 and it is stored in a flash memory 200.例文帳に追加

書き換えが発生する可能性がある部分（ｓｔａｔｉｃ変数の部分）はＥＥＰＲＯＭ１５０に格納され、書き換えが発生する可能性がない部分（Ａｐｐｌｅｔコードおよびｓｔａｔｉｃｆｉｎａｌ変数の部分）は暗号処理部１７０で暗号化された後にフラッシュメモリ２００に格納される。 - 特許庁

To reduce power consumption of a static RAM by reducing variation of potentials of bit lines 21a, 21b of a true side or a complementary side in write of data in a memory cell 55.例文帳に追加

メモリーセル５５においてデータ書込み時のトゥルー側又はコンプリメント側ビット線２１ａ，２１ｂの電位の変化分を減少させ、スタティック型ＲＡＭの消費電力を低減する。 - 特許庁

An audible sound received by the microphone 12 is compared with a static set of audible sounds stored in the memory 24, and a signal matching the keystroke of the computer keyboard 36 is selected.例文帳に追加

マイクロホン１２で受信された可聴音は、メモリ２４内に保管された可聴音の静的セットと比較され、コンピュータ・キーボード３６のキーストロークと整合する信号が選択される。 - 特許庁

The ps command is used to show a static list of the currently running processes, and can show their PID, how much memory they are using, the command line they were started with, and so on. 例文帳に追加

ps(1)コマンドは現在動作中のプロセスのリストを見るために使い、 PIDやプロセスが使っているメモリの量、 どういうコマンドラインで起動されたのか、などを表示させることができます。 - FreeBSD

A buffer 17 holds data that is read from the plurality of nonvolatile memories and consists of a static memory having approximately twice as much capacity as the data size that can be read at one time.例文帳に追加

バッファ17は、複数の不揮発性メモリから読み出されたデータを保持し、同時に読み出し可能なデータサイズのほぼ２倍の容量を有するスタティックメモリにより構成されている。 - 特許庁

To provide a control circuit and a control method for enabling a CPU to perform normal processing even though information to be stored in an SRAM (static random access memory) is damaged by the influence of noise, etc.例文帳に追加

ノイズなどの影響により、ＳＲＡＭに記憶される情報が壊れても、ＣＰＵが正常な処理を行うことが可能な制御回路および制御方法を提供する。 - 特許庁

An opening 10 is provided at the center of a TAB tape 36, a static RAM 34 is arranged in the opening 10, and a flash memory 32 is placed on the top surface of the TAB tape 36.例文帳に追加

ＴＡＢテープ（３６）の中央に開口部（１０）を設け、該開口部（１０）内にスタティックＲＡＭ（３４）を配置し、フラッシュメモリ（３２）をＴＡＢテープ（３６）の上面に載置する。 - 特許庁

The controller 203 generates a highly minute static image by the camera unit 202 if the camera unit 202 and the card unit 208 are effective when a FREEZE command is received from the PC 103, and records on a memory card 209.例文帳に追加

制御部203は、ＰＣ103からFREEZEコマンドを受信した際、カメラユニット202とカードユニット208が有効な場合、カメラユニット202により高精細な静止画像を生成し、メモリカード209に記録する。 - 特許庁

Displaying a static image using image data stored in such a memory part enables the static image to be displayed just by inputting a simple control signal from outside the semiconductor display device, so as to provide the semiconductor display device capable of displaying a static image with low power consumption and the semiconductor device equipped with the semiconductor display device.例文帳に追加

そのようなメモリ部に格納された画像データを用いて静止画像を表示することにより、半導体表示装置の外部からは簡単な制御信号を入力するだけで静止画像を表示することが可能となり、低消費電力で静止画像を表示することのできる半導体表示装置および半導体表示装置を搭載した半導体装置が提供される。 - 特許庁

The planar display device is provided with display pixels PX of a structure holding a light modulation layer between a pair of electrodes, pixel switches 11 for retrieving video signals, static memory parts 13 for holding the video signals applied to the display pixels PX from the pixel switches, and connection control parts 14 for controlling the electrical connections between the display pixels PX and the static memory parts 13.例文帳に追加

平面表示装置は一対の電極間に光変調層を挟持した構造の表示画素ＰＸと、映像信号を取り込む画素スイッチ１１と、画素スイッチから表示画素ＰＸに印加される映像信号を保持するスタティックメモリ部１３と、表示画素ＰＸおよびスタティックメモリ部１３間の電気的な接続を制御する接続制御部１４とを備える。 - 特許庁

The voltage control circuit decreases the potential difference between a pair of power source nodes of the static memory cells in response to an instruction of a low power consumption mode by the mode control circuit, and increases the potential difference between a pair of power source nodes of the static memory cells in response to the detection of reduction in the potential difference between the pair of power source wirings by the monitor circuit.例文帳に追加

電圧制御回路は、モード制御回路による低消費電力モードの指示に応答してスタティックメモリセルの一対の電源ノードの電位差を小さくする方向に制御し、モニタ回路による前記一対の電源配線間の電位差縮小の検出に応答してスタティックメモリセルの一対の電源ノードの電位差を大きくする方向に制御することが可能である。 - 特許庁

To provide a processor system allowing prevention of reduction of system performance without drastically expanding circuit size when a defect is present in a part of a word line of an SRAM (Static Random Access Memory) used for a cache memory or even when a part of the word line fails.例文帳に追加

キャッシュメモリに使用されるＳＲＡＭのワードラインの一部に欠陥がある場合やワードラインの一部が故障してしまった場合であっても、回路サイズを大幅に拡大することなく、システム性能の低下を防止することができるプロセッサシステムを提供すること。 - 特許庁

An SRAM (Static Random Access Memory) includes a P-channel MOS transistor 1 having a comparatively high conduction resistance value which is connected between a one end of a memory cell power source wiring MVL and a line of power source potential VDD', the power source wiring MVL being provided for each row and connected to a power source node of corresponding row.例文帳に追加

このＳＲＡＭは、各行に対応して設けられて対応の行のメモリセル電源配線ＭＶＬの一方端と電源電位ＶＤＤ′のラインとの間に接続され、比較的高い導通抵抗値を有するＰチャネルＭＯＳトランジスタ１を備える。 - 特許庁

With this resource request arbitration apparatus, the arbitrating unit do not have to concern anything other than the predetermined priority order among the memory access requesting units, and an easy and plain arbitration system based on the static priority order ensures the minimum frequency for acknowledging the resource requests that each memory access requesting unit needs.例文帳に追加

これにより、当該優先順位の他には各メモリアクセス要求部間の関係を関知することなく、しかも、固定優先順位のごく簡便な調停によって、各メモリアクセス要求部が必要とする資源要求の承認頻度が保証される。 - 特許庁

A MOS transistor where static memory cells intersect each other to be coupled is configured so as to prevent substantial flowing of a current between a drain and a source even when voltages of a gate and the source are equal.例文帳に追加

スタティックメモリセルの交差結合されたＭＯＳトランジスタは、ゲートおよびソースのそれぞれの電圧が等しくてもドレインとソースとの間に実質的に電流が流れないように構成される。 - 特許庁

The semiconductor device includes the pixel controller and driver of a liquid crystal display, and/or an image sensor, a static random access memory(SRAM), a silicon on insulator(SOI), and a three-dimensional integration circuit device.例文帳に追加

半導体デバイスには、液晶表示装置の画素コントローラ及びドライバ並びに、イメージセンサ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、シリコンオンインシュレータ（ＳＯＩ）、及び３次元集積化回路デバイスが含まれる。 - 特許庁

To obtain an image processing method in which a defective pixel address memory for static correction is not increased, and correction omission of a defective pixel or deterioration in resolution due to defective pixel correction does not occur.例文帳に追加

静的補正用の欠陥画素アドレスメモリを増大させることなく、かつ、欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を生じることのない画像処理方法を得る。 - 特許庁

A SRAM(static random access memory) chip generates address A0' signal-address A18' signal, based on counts of an external clock signal by counters (T flip-flop 120-0 to 0-120-17) in a burn-in mode.例文帳に追加

ＳＲＡＭチップは、バーンインモード中、カウンタ（Ｔフリップフロップ１２０−０〜１２０−１７）による外部からのクロック信号のカウントをもとにして、アドレスＡ０′信号〜アドレスＡ１８′信号を生成する。 - 特許庁

The determination result of an Nth field by the dynamic and static video determination portion 12 is used for interpolation at the sub-interpolating portion 14 as the determination result of an (N-1)th field by being delayed by the field memory 11a.例文帳に追加

また、動画静止画判定部１２による第Ｎフィールドの判定結果を、フィールドメモリ１１ａによって遅延させて第（Ｎ−１）フィールドの判定結果とし、副補間部１４における補間に用いる。 - 特許庁

Especially, the static memory parts 13 have a larger current driving capacity than the connection control parts 14 so as to absorb transient currents flowing during a transitional state of the connection control parts 14.例文帳に追加

特に、スタティックメモリ部１３は接続制御部１４の状態遷移中に一時的に流れる電流を吸収するように接続制御部１４よりも大きい電流駆動能力を有する。 - 特許庁

In an initialization processing method for a gateway device, a startup routine including processing that performs zero-clearance of a memory area of a computer is executed, and then, zero clearance of a static variable in an application program is omitted or initial value substitution processing other than processing for performing zero clearance of the static variable of the application program is performed to start the application program.例文帳に追加

コンピュータのメモリ領域を０クリアする処理を含むスタートアップルーチンを実行し、ついで、アプリケーションプログラムにおけるスタティック変数の０クリア処理を省略、または、アプリケーションプログラムのスタティック変数を０クリアする処理以外の初期値代入処理を施して、アプリケーションプログラムを立ち上げる。 - 特許庁

High definition is realized by connecting several adjacent pixel electrode 10-1, 10-2, 10-3 with digital memory(DM) 18, and constituting them so as to supply a binarized video signal, held in a single digital memory 18 to the three pixel electrodes 10-1-3, at display of a static image, and thereby reducing area for arranging the digital memory 18.例文帳に追加

複数の隣接する画素電極１０−１，１０−２，１０−３とデジタルメモリ（ＤＭ）１８とを接続して、静止画表示時には１つのデジタルメモリ１８に保持している２値化された映像信号を３つの画素電極１０−１〜３に供給するように構成することで、デジタルメモリ１８の配置面積を減らして高精細化を実現する。 - 特許庁

A flash ROM 5 being a non-volatile memory in which the control program of a monitor diagnosing device 2 is stored, is provided with a data backup area 5c, and necessary data in a static RAM 7 being a volatile memory to be used as a work memory are stored in the backup area 5c in the flash ROM 5 based on designated time and designated condition for backup.例文帳に追加

監視診断装置２の制御プログラムを格納している不揮発性メモリのフラッシュＲＯＭ５内に、データのバックアップエリア５ｃを設け、ワークメモリとして使用する揮発性メモリのスタティックＲＡＭ７内の必要なデータを、フラッシュＲＯＭ５内のバックアップエリア５ｃにバックアップの指定時間と指定条件のもとに格納するようにした。 - 特許庁

A write dummy bit is constituted of a first dummy line and a second dummy line corresponding to complementary bit lines of a memory array and a plurality of first dummy cells which are formed in the same form as a static type memory cell and a write current path is connected between the first dummy line and the second dummy line.例文帳に追加

メモリアレイの相補ビット線に対応した第１ダミー線と第２ダミー線と、スタティック型メモリセルと同じ形態で形成され、書き込み電流経路が上記第１ダミー線と第２ダミー線との間に接続された複数の第１ダミーセルとで書き込みダミービットを構成する。 - 特許庁