「variable of integration」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a radio back end circuit provided with an integration circuit and a first variable voltage converting circuit having a signal input coupled with the output of the integration circuit.例文帳に追加

積分回路と、積分回路の出力と結合される信号入力を有する第１可変電圧変換回路とを含む無線バックエンド回路が提供される。 - 特許庁

Consequently, it becomes possible to make the activation timing of the dust collector proper because the current auxiliary variable (current integration value) reaches an integration threshold value σ in an earlier period as the changing ratio of the current auxiliary value (current integration value) becomes greater.例文帳に追加

これにより、電流助変数（電流積算値）の変化率が大きくなるほど、電流助変数（電流積算値）が早期に積算閾値σに到達するので、集塵機の起動タイミングを適切とすることが可能となる。 - 特許庁

The equivalent input resistance of an integration circuit is made variable to change the input resistance according to a load.例文帳に追加

積分回路の等価的な入力抵抗を可変にして、負荷に応じてこの入力抵抗を変化させるようにした。 - 特許庁

The output of the integration circuit 101 is adjusted in a first variable resistor 121 to determine a variation F1 of an output frequency.例文帳に追加

積分回路１０１の出力は第１の可変抵抗器１２１で調整され、出力周波数の変動分Ｆ１を決定する。 - 特許庁

The variable capacitor detecting circuit is equipped with a variable capacitor 101 varying capacity value depending on physical phenomena, an integration circuit 109 including an integral capacity 102 and an operating amplifier 103, and a plurality of switches connected with the variable capacitor 101 or the integration circuit 109.例文帳に追加

可変容量値検出回路は、物理現象に伴って容量値が変化する可変容量１０１と、積分容量１０２と演算増幅器１０３とを有する積分回路１０９と、可変容量１０１または積分回路１０９に接続する複数のスイッチとを備えている。 - 特許庁

The current integration value constituted by integrating an absolute value of the supplying current from the time when the supplying of supplying current is started is the current auxiliary variable, the energization of the motor 5 is started when the current auxiliary variable (current integration value) is σ or more.例文帳に追加

つまり、供給電流の供給が開始された時からの供給電流の絶対値を積算した電流積算値を電流助変数とし、電流助変数（電流積算値）が積算閾値σ以上の場合に、電動モータ５への通電を開始する。 - 特許庁

As for the Miller element in the Miller integration circuit, a capacitor 4 having the characteristics of variable capacitance depending on the bias voltage is used.例文帳に追加

ミラー積分回路のミラー素子に、バイアス電圧によって静電容量が変化する特性を有するコンデンサ４を用いる。 - 特許庁

An integration circuit 20 integrates this output and corresponding to the integrated result, the gains of the variable gain amplifiers 17 and 18 are controlled.例文帳に追加

積分回路２０はこの出力を積分しその積分結果に応じて可変利得アンプ１７，１８の利得を制御する。 - 特許庁

To provide a game machine capable of enhancing the pleasure of a pachinko game and providing the pleasure derived from the integration of the pachinko game and variable display.例文帳に追加

弾球遊技に対する興趣を高めると共に、弾球遊技と変動表示とによる一体的な興趣を得ることができる遊技機を提供する。 - 特許庁

When a switch element 40 is closed, the voltage signal outputted from the integration circuit 30 is inputted to a capacitor 51 of a variable capacity integration circuit 50, the fluctuation component of that voltage signal is inputted to an amplifier 52 and an electric charge corresponding to the fluctuation component of that voltage signal and the capacity value of a variable capacity part 53 flows into the variable capacity part 53.例文帳に追加

スイッチ素子４０が閉じると、積分回路３０から出力された電圧信号は可変容量積分回路５０の容量素子５１に入力し、その電圧信号の変動分が増幅器５２に入力し、その電圧信号の変動分と可変容量部５３の容量値とに応じた電荷が可変容量部５３に流入する。 - 特許庁

Adjustment of the offset voltage is executed by a variable resistance VR2 installed on the semiconductor pressure sensor, and adjustment of the output sensitivity is executed by providing, on an integration circuit 4, a variable resistance VR1 for adjusting inclination of an integrated waveform outputted from the integration circuit 4, and adjusting the inclination of the integrated waveform by the variable resistance VR1.例文帳に追加

オフセット電圧の調整は半導体圧力センサ１に設けた可変抵抗ＶＲ２で行い、出力感度の調整は積分回路４の出力する積分波形の傾きを調整する可変抵抗器ＶＲ１を積分回路４に備え、可変抵抗器ＶＲ１により積分波形の傾きを調整することにより行う。 - 特許庁

To provide an optical device which is low in power consumption, is superior in miniaturization and integration, and has a variable light damping function which is superior in polarization dependence over all the ranges of variable light attenuation region.例文帳に追加

低消費電力で小型・集積化に優れ、広範な光可変減衰領域全てで偏波依存性の優れた光可変減衰機能を有する光デバイスを提供する。 - 特許庁

The imaging sensor includes a variable well set to charge the rows of pixels to a first intensity level during a first integration period and charge to a second intensity level during a second integration period.例文帳に追加

画像化センサは、第１の積分期間の間に第１の強度レベルに画素の行を電荷蓄積し、かつ第２の積分期間の間に第２の強度レベルに電荷蓄積するように構成される可変ウェルを含む。 - 特許庁

The capacity value of the variable capacity part 53 is controlled by a comparator circuit 60 and a capacity control part 70 so that the value of the integrated signal outputted from the variable capacity integration circuit 50 can be coincident with a reference value.例文帳に追加

可変容量積分回路５０から出力される積分信号の値と基準値とが一致するよう、比較回路６０および容量制御部７０により可変容量部５３の容量値が制御される。 - 特許庁

The decoder includes a comparator 1 that receives a reception signal IN, a probability integrator 2 that receives an output of the comparator 1 and outputs an integration variable S, and a threshold value controller 3 that receives the integration variable S from the probability integrator 2 and gives a threshold value to the comparator 1.例文帳に追加

復号装置は、受信信号ＩＮが入力される比較器１と、比較器１の出力を受け取り、積算値変数Ｓを出力する確率積算器２と、確率積算器２から積算値変数Ｓを受け取るとともに、比較器１にしきい値を渡すしきい値制御器３とを有している。 - 特許庁

An LPF 32 of a CR phase shifter 31 is set to be an integration circuit where a resistor R1 and an NPN transistor Tr1 as a variable element are connected in series.例文帳に追加

ＣＲ移相器３１のＬＰＦ３２を、抵抗Ｒ１と可変素子としてのＮＰＮトランジスタＴr1を直列に接続した積分回路とする。 - 特許庁

While referring to an integration value stored in an integration value memory 8, a frame ID stored in a frame ID memory 9 and a corresponding relation stored in an integration value pointer memory 10, the maximum amount of variable-length frames in all queues stored within a threshold and the maximum number of frames are calculated and outputted.例文帳に追加

積算値メモリ８に格納されている積算値、フレームＩＤメモリ９に格納されているフレームＩＤ及び積算値ポインタメモリ１０に格納されている対応関係を参照して、全てのキューにおける可変長フレームの閾値以内での最大蓄積量及び最大フレーム数を算出して出力する。 - 特許庁

To provide a variable valve gear capable of suitably reducing slippage of lift time integration value of engine valves caused by thermal expansion quantity difference between a cylinder head and a control shaft.例文帳に追加

シリンダヘッドとコントロールシャフトとの熱膨張量の差に起因して生じる機関バルブのリフト量時間積分値のずれを好適に減少させることのできる可変動弁機構を提供する。 - 特許庁

2 systems of integration circuit of variable capacity elements CA and CB changing their capacity while interlocked with displacement of a weight at occurrence of acceleration and a resistor R1 are applied with a pulse waveform clock signal CLK.例文帳に追加

加速度発生時に重錘体の変位に連動して容量が変化する可変容量素子ＣA ，ＣB と抵抗器Ｒ1 とによる２系統の積分回路には、パルス波形のクロック信号ＣＬＫが印加される。 - 特許庁

To provide a game machine with improved integration between the contents of presentation and the mode of stopping or the mode of stopping control by coordinating the contents of presentation with the stopping mode or stopping control mode of the variable display.例文帳に追加

演出の内容を変動表示の停止態様又は停止制御の態様との整合を図り、演出の内容と停止態様又は停止制御の態様との一体感を増すようにした遊技機を提供する。 - 特許庁

In integration performed by the quasi-variable node arithmetic operation, an integral result is outputted which is expressed by the quantization value of the number of bits that is larger than that to be integrated by 1 bit.例文帳に追加

準バリアブルノード演算で行われる積算では、その積算の対象の量子化値よりも１ビットだけ多いビット数の量子化値で表現される積算結果が出力される。 - 特許庁

To achieve a low cost multi-processor for integration which is characterized by a reconfigurable inter-processor core connection topology for increasing scalable arithmetic performance and the degree of freedom by making variable the number of processor cores.例文帳に追加

プロセッサコア数を可変とすることによるスケーラブルな演算性能、および自由度が高く再構成可能なプロセッサコア間結合トポロジを特徴とする、組み込み向け低コストマルチプロセッサを実現する。 - 特許庁

An integration circuit 13 is configured with a mutual conductance amplifier 21 of a control object gmC filter of the frequency adjustment circuit 11, a bias circuit 22, and the same circuit as a variable capacitance circuit 23.例文帳に追加

積分回路１３は、周波数調整回路１１の制御対象のｇｍＣフィルタの相互コンダクタンス増幅器２１とバイアス回路２２及び可変容量回路２３と同一の回路で構成されている。 - 特許庁

To obtain a gain controller with less power consumption, ease of miniaturizing and suitable for circuit integration that can keep a shift in a passing phase nearly constant over a gain variable range.例文帳に追加

利得の可変範囲に亘って通過位相の偏移量を略一定に保持することができ、消費電力が少なく、小型化が容易でＩＣ化に好適な利得制御装置を得る。 - 特許庁

The integration circuit 11 has a variable capacitance section to which any one of a plurality of capacitance values is set selectively, stores charges in the variable capacitance section, which are output from a photodiode for a storage period corresponding to the capacitance value being set to the variable capacitance section, and outputs a voltage value V_1 corresponding to the stored charge quantity.例文帳に追加

積分回路１１は、複数の容量値のうちの何れかの容量値に選択的に設定される可変容量部を有し、可変容量部において設定されている容量値に対応した蓄積期間に亘ってフォトダイオードから出力される電荷を可変容量部に蓄積して、蓄積した電荷の量に応じた電圧値Ｖ_１を出力する。 - 特許庁

A control quantity calculation part P3 operates a feed back correction coefficient SAIR (k) of the present secondary air introduction amount from the state variable quantity XT (k) outputted from the state variable quantity output part P1 and the integration item ZI (k) determined in the cumulative part P2.例文帳に追加

制御量算出部Ｐ３は、状態変数量出力部Ｐ１から出力された状態変数量Ｘ^T （ｋ）と累積部Ｐ２で求められた積分項ＺＩ（ｋ）とから今回の二次空気導入量フィードバック補正係数ＳＡＩＲ（ｋ）を演算する。 - 特許庁

To provide a transmitting and receiving unit suitable for a duplex type FDD(frequency division duplex), TDD(time division duplex) and an FDD, having a variable frequency interval and capable of high integration with reduced energy consumption.例文帳に追加

デュプレックス方式ＦＤＤ，ＴＤＤならびに可変の周波数間隔をもつＦＤＤに適しており、エネルギー消費が少なくしかも高度に集積可能な送受信ユニットを提供する。 - 特許庁

To provide an automatic high-order synthesis method which restrains a decrease in degree of flexibility due to the integration of variable array in a high-order synthesis and generates the RTL description of a logic circuit which is small in circuit area and operates at a high-speed, and a high-order synthesis program therefor.例文帳に追加

変数配列の統合による高位合成での自由度の減少を抑制し、回路面積が小さく、高速動作が可能な論理回路のＲＴＬ記述を生成する自動高位合成方法及び高位合成プログラムを提供する。 - 特許庁

An output of an inverter IV1 of a delay circuit 17 is then inversely changed from HIGH into LOW, and changing time is delayed for about 3.3-8.3 ms by an integration circuit composed of a variable resistance VR1, a resistance R1, and a capacitor C1.例文帳に追加

すると、遅延回路１７のインバータＩＶ１の出力は逆に、ハイからロウへ立ち下がるが、可変抵抗ＶＲ１と抵抗Ｒ１とコンデンサＣ１とで構成される積分回路により、その立ち下がり時間は約３．３〜８．３ｍｓ遅延される。 - 特許庁

To provide a buffer circuit which reduces variation of oscillation frequency to variation of a control voltage as required in a VCO using a plurality of buffer circuits by semiconductor integration process with limit in the minimum size of a variable capacity diode.例文帳に追加

可変容量ダイオードの最小サイズに制限を有する半導体集積化プロセスによる複数のバッファ回路を用いたＶＣＯにおいて、制御電圧の変化に対する発振周波数の変化を必要に応じて小さくできるようにしたバッファ回路を提供すること。 - 特許庁

To prevent gram display (variable density display) by display parameters such as density of picture elements from being displayed improperly, even when an integration time is changed in the case where a frequency spectral data is time-integratedly processed to carrying out the gram display (variable density display).例文帳に追加

本発明は、周波数スペクトルデータの時間積分処理を実施してグラム表示（濃淡表示）するに際し、積分時間を変更しても画素の濃淡等の表示パラメータによるグラム表示（濃淡表示）が不適切な表示となることがないパッシブソーナー装置およびパッシブソーナー方法を提供することを課題とする。 - 特許庁

A digital control circuit 16 compares DC voltages obtained from an input signal and an output signal of the integration circuit 13 and outputs digital data in response to a voltage difference to the variable capacitance circuit 23 to change a capacitance C.例文帳に追加

デジタル制御回路１６は、積分回路１３の入力信号と出力信号から得られる直流電圧を比較して、電圧差に応じたデジタルデータを可変容量回路２３に出力して容量値Ｃを変化させる。 - 特許庁

A loop filter 10 controls the gain of the variable gain amplifier 11 based on an integration result of output from a comparator 13, a level detection part 17 detects signal intensity of output of the loop filter 10, and a loop gain control part 18 controls a loop gain of the loop filter 10 based on a detection result by the level detection part 17.例文帳に追加

ループフィルタ１０は、比較器１３からの出力の積分結果に基づいて、可変利得増幅器１１の利得を制御し、レベル検出部１７は、ループフィルタ１０の出力の信号強度を検出し、ループゲイン制御部１８は、レベル検出部１７による検出結果に基づいて、ループフィルタ１０のループゲインを制御する。 - 特許庁

To provide a PLL circuit which is hardly affected by noise which differentiates all loops and is suitable for integration, even in a voltage- controlled oscillator using a variable capacitance diode, etc., from among its resonance circuits of the voltage-controlled oscillator constituting the PLL circuit.例文帳に追加

ＰＬＬ回路を構成する電圧制御発振器のうち、共振回路に可変容量ダイオード等を用いた電圧制御発振器においても制御電圧を差動化して、すべてのループを差動化したノイズの影響を受けにくい集積化に適したＰＬＬ回路を提供する。 - 特許庁

In this image forming method printing a character data file of a variable-length page, when the integration print mode for printing N pieces of documents on one piece of recording paper is selected, a document format is adjusted so as to have minimum blank of printed matter one which the character data file is printed, and to format the character data file.例文帳に追加

可変長ページの文字データファイルを印刷する画像形成方法において、１枚の記録紙にＮ枚の原稿を配置して印刷する集約印刷モードが選択されると、前記文字データファイルを印刷した印刷物の空白が最も小さくなるように、原稿書式を調整して前記文字データファイルを書式化するようにした。 - 特許庁

To save energy with a method which has not yet been proposed by providing a motor which is suitable for the method of driving a fluid pump to select the motor under the maximum load output condition of the cutoff type variable capacity fluid pump, and also by providing a motor integration type fluid pressure generator using the same motor.例文帳に追加

カットオフタイプの可変容量形流体ポンプの最大負荷出力条件での電動機の選定において、流体ポンプの駆動方法に適した電動機を提供し、さらにこの電動機を用いた電動機一体形流体圧力発生装置を提供して従来にはない省エネルギー化をはかる。 - 特許庁

To facilitate the development of a controller in accordance with various characteristic models and to simultaneously achieve desired target value response characteristics and disturbance response characteristics without changing a predictive controlled variable for characteristic model error elimination of the controller or without inserting into the controller an integration factor such as a reference track for system stabilization during control.例文帳に追加

様々な特性モデルに対応して制御器の開発を容易にし、制御中に制御器の特性モデル誤差解消のため予測制御量を変更したり、系の安定化のための参照軌道等の積分要素を制御器に挿入したりすることなく、希望目標値応答特性と、外乱応答特性とを同時に実現する。 - 特許庁

When receiving a big win finish command from a main control device 80 in a processing of S785, a sub-integration control device 83 starts a big win finish performance and, when shifting to the probability variable state (S1000: YES), determines whether or not a first retention win flag stored in the first retention storage in S920 is on (S1005).例文帳に追加

サブ統合制御装置８３は、主制御装置８０からＳ７８５の処理により大当り終了コマンドを受信すると、大当り終了演出を開始するとともに、確変状態に移行する場合（Ｓ１０００：ＹＥＳ）、第１保留記憶内にＳ９２０で記憶した第１保留当りフラグが立っているか判断する（Ｓ１００５）。 - 特許庁

To provide a method for forming a nonvolatile memory element during an wiring process for facilitating high integration by lamination and change of design when a nonvolatile memory element having a variable resistor composed of a perovskite metal oxide film is fabricated in a semiconductor integrated circuit, and a method for fabricating a nonvolatile memory element by a low temperature process without causing any thermal damage in the wiring process.例文帳に追加

半導体集積回路へ、ペロブスカイト型金属酸化膜からなる可変抵抗体を有する不揮発性記憶素子を作りこむ際に、積層化による高集積化と設計変更を容易にする配線工程中において不揮発性記憶素子を形成する方法と、配線工程で熱的ダメージを与えることのない低温プロセスで形成可能な不揮発性記憶素子の製造方法を提供する。 - 特許庁

The automatic gain control circuit comprises a gain control section 32 generating a gain control signal Sg performing gain control of the variable gain amplifier 11, based on an integrated signal Si from an equalizer filter 31, and a clock-generating section 33 generating a clock CLK2 for driving the gain control section 32 based on a differentiated signal Sd from the equalizer filter 31 and the integration signal Si.例文帳に追加

この自動利得制御回路は、イコライザ・フィルタ３１からの積分信号Ｓｉに基づいて可変利得増幅器１１の利得制御を行う利得制御信号Ｓｇを生成する利得制御部３２と、イコライザ・フィルタ３１からの微分信号Ｓｄと積分信号Ｓｉに基づいて利得制御部３２を駆動させるクロックＣＬＫ２を生成するクロック生成部３３と、から構成される。 - 特許庁