「ſo Moſ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The mixer circuit includes a MOS transistor Q10 and so on.例文帳に追加

この発明は、ＭＯＳトランジスタＱ１０などを含むミキサ回路である。 - 特許庁

A resistance diffusion region 7 is formed inside a semiconductor substrate 1 under a first MOS transistor 4 and a second MOS transistor 5, so as to be isolated by an insulating film 2.例文帳に追加

抵抗拡散領域７は絶縁膜２を隔てて第１および第２ＭＯＳトランジスタ４，５下部の半導体基板１内に形成される。 - 特許庁

Almost only DC components are applied to the gate electrode of the MOS transistor 3 so that almost only DC components can flow through the MOS transistor 3.例文帳に追加

ゲート電極には、ほとんど直流成分しか掛からないので、ＭＯＳトランジスタ３にはほぼ直流分しか流れない。 - 特許庁

Also, in the case of a usual operation, a DC voltage fed to the gate of the MOS transistor M2 is so constituted in response to the applied voltage to a conduction terminal 6y of the MOS transistor M2 that the MOS transistor M2 falls within the scope of its withstanding voltage.例文帳に追加

又、通常動作時には、ＭＯＳトランジスタＭ２の導電端子６ｙに印加する電圧に応じてＭＯＳトランジスタＭ２の耐圧範囲内となる直流電圧をゲートに供給する。 - 特許庁

In addition, a second MOS transistor is provided between the back gate of the MOS transistor and the ground (GND) so that in-phase clock signals are inputted to the gate of the second MOS transistor and the capacitor thereof.例文帳に追加

さらに、ＭＯＳトランジスタのバックゲートとＧＮＤの間に第二のＭＯＳトランジスタを設け、第二のＭＯＳトランジスタのゲートと容量に同相のクロック信号を入力する構成とした。 - 特許庁

The resistance element R1 uses an MOS transistor so as to use its on-resistance.例文帳に追加

抵抗素子Ｒ１は、ＭＯＳトランジスタを使用して、そのオン抵抗を利用するようにした。 - 特許庁

An interlayer insulating film 115 is formed so as to cover the MOS transistor 114.例文帳に追加

そして、ＭＯＳトランジスタ１１４を覆うように層間絶縁膜１１５が形成されている。 - 特許庁

The rectifier modules 5X and so on include MOS transistors 50, 51, and so on that rectify the outputs of the output terminals and a temperature detection unit 150 that detects the temperature of the MOS transistors.例文帳に追加

整流器モジュール５Ｘ等は、出力端子の出力を整流するＭＯＳトランジスタ５０、５１等と、このＭＯＳトランジスタの温度を検出する温度検出部１５０とを有する。 - 特許庁

From among five types of pad electrodes P1-P5, two types are selected to be connected to a source region S and a drain region D of each MOS transistor, so that any two combinations of the pad electrodes will not overlap each other so that each MOS transistor is measured separately.例文帳に追加

５つのパッド電極Ｐ１〜Ｐ５の中から、重複する組み合わせがないようにソース領域Ｓ及びドレイン領域Ｄとの接続がなされ、それぞれのＭＯＳトランジスタを独立に測定できるようにしている。 - 特許庁

When the output voltage VO is larger than the second reference voltage VR2, an output voltage VG of the error amplifier AMP is supplied to the gate of the output MOS transistor MP, and in the other case, the partial voltage VG1 is supplied to the gate of the output MOS transistor MP so that the breakdown of the output MOS transistor due to overcurrents can be prevented.例文帳に追加

第２基準電圧ＶＲ２よりも出力電圧ＶＯが大きい場合に誤差増幅器ＡＭＰの出力電圧ＶＧを、逆の場合に分電圧ＶＧ１を出力ＭＯＳトランジスタＭＰのゲートに供給することで、出力ＭＯＳトランジスタの過電流による破壊を防止する。 - 特許庁

A first operational amplifier OP1 controls the gate potential of a third MOS transistor M3 so that the potential of a drain M4d of a fourth MOS transistor M4 and that of a drain M5d of a fifth MOS transistor M5 are equalized.例文帳に追加

第１のオペアンプＯＰ１は、第４のＭＯＳトランジスタＭ４のドレインＭ４ｄの電位と第５のＭＯＳトランジスタＭ５のドレインＭ５ｄの電位が等しくなるように、第３のＭＯＳトランジスタＭ３のゲート電位を制御する。 - 特許庁

A MOS transistor(TR), M101 and a MOS TR M102 configure a current mirror circuit and the drain-source resistance of the MOS TR M102 is changed so that the current i101 is equal to the current i102.例文帳に追加

ＭＯＳ型トランジスタＭ１０１およびＭＯＳ型トランジスタＭ１０２はカレントミラー回路を構成しており、電流ｉ１０１と電流ｉ１０２が等しくなるようにＭＯＳ型トランジスタＭ１０２のドレイン−ソース抵抗が変化する。 - 特許庁

In the state where a bias voltage is applied to a first input terminal so as to allow a current to flow to the first MOS transistor and the fourth MOS terminal, the current source circuit synchronously controls ON/OFF of the second MOS transistor and the third MOS transistor in accordance with a switch voltage applied to a second input terminal.例文帳に追加

この電流源回路は、第１のＭＯＳトランジスタおよび第４のＭＯＳトランジスタに電流が流れるように第１の入力端子にバイアス電圧が印加された状態で、第２の入力端子に印加されるスイッチ電圧に応じて、第２のＭＯＳトランジスタおよび第３のＭＯＳトランジスタのオン／オフを同期して制御する。 - 特許庁

An operational amplifier 6 carries out feedback-control of a sense MOS 5 and a power MOS 4 by inputting the voltage and the reference voltage in accordance with the current flowing in the power MOS 4 detected by the sense MOS 5, namely the current flowing in the LED 1 so that the voltage corresponding to a detected current becomes a fixed voltage value.例文帳に追加

オペアンプ６は、センスＭＯＳ５によって検出されパワーＭＯＳ４に流れる電流、すなわち、ＬＥＤ１に流れる電流に応じた電圧と基準電圧を入力し、検出電流に応じた電圧が一定電圧値になるようにセンスＭＯＳ５およびパワーＭＯＳ４をフィードバック制御する。 - 特許庁

The bias value is set so that drain current of the MOS transistor Q1 flows, and the absolute value of a component obtained by differentiating the drain current of the MOS transistor Q1 by the gate voltage twice becomes minimal.例文帳に追加

そして、このバイアス値を、ＭＯＳトランジスタＱ１のドレイン電流が流れるように、且つ、ＭＯＳトランジスタＱ１のドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるように設定する。 - 特許庁

On the other hand, the capacitor of the MOS capacitance does not function in a saturation region where V_DS of the MOS transistor constituting a low current circuit exceeds the overdrive voltage, so that there is no way the original response speed is suppressed.例文帳に追加

他方、低電流回路を構成するＭＯＳトランジスタのＶ_DSがオーバードライブ電圧を超える飽和領域においては、ＭＯＳキャパシタンスの容量は機能せず、本来の応答速度を阻害することはない。 - 特許庁

A gate voltage V_p12 in the variable MOS resistor is controlled with a gate voltage V_p11 controlled so that voltage generated in the reference MOS resistor is fixed to a reference voltage as reference.例文帳に追加

基準ＭＯＳ抵抗において発生する電圧が基準電圧と一定となるように制御されたゲート電圧Ｖ_p11を基準に、可変ＭＯＳ抵抗のゲート電圧Ｖ_p12を制御する。 - 特許庁

The transistor sizes of the P-type MOS transistors 8 and 9 are so designed that the divided voltage never becomes below 0.3 V when the P-type MOS transistor 10 turns on.例文帳に追加

Ｐ型ＭＯＳトランジスタ８，９のトランジスタサイズは、その分圧電圧がＰ型ＭＯＳトランジスタ１０のオン動作時に０．３Ｖ以下にならないように設計されている。 - 特許庁

Size and shape of the structure are set so as to balance carrier mobilities between the p-channel MOS transistor and the n-channel MOS transistor.例文帳に追加

その際、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタのキャリア移動度が平衡するように、前記構造の寸法・形状を設定する。 - 特許庁

The gate electrodes of both transistors are connected to an internal circuit, while the source diffusion layer of the first MOS transistor and the drain diffusion layer of the second MOS transistor are formed respectively so as to be separated from each other and are connected by a metal wiring.例文帳に追加

両トランジスタのゲート電極は内部回路に接続されており、第１ＭＯＳトランジスタのソース拡散層と第２ＭＯＳトランジスタのドレイン拡散層は各々離間して形成されてメタル配線で接続されている。 - 特許庁

To provide an MOS-FET amplifier circuit with sufficient amplifying functions by keeping the drain current of an MOS-FET for amplification optimal so as not to be changed over aging.例文帳に追加

増幅用ＭＯＳ−ＦＥＴのドレイン電流を経時変化を受けないように最適に保ち増幅機能を十分に発揮できるＭＯＳ−ＦＥＴ増幅回路を提供する。 - 特許庁

There are so designed the MOS transistor for controlling its output, the reference-voltage circuit, and a MOS transistor forming the error amplifier as to form them on a single P-type semiconductor substrate 11.例文帳に追加

出力制御用のＭＯＳトランジスタと、基準電圧回路および誤差増幅器を形成するＭＯＳトランジスタとを、同一のＰ型半導体基板１１上に形成するようにした。 - 特許庁

Since the drain current of the MOS TR T3 is determined by a current flowing from the constant current source 9, the gate voltage of the MOS TR T1 is reset so as to be a value corresponding to the drain current.例文帳に追加

このとき、ＭＯＳトランジスタＴ３のドレイン電流が定電流源９から流れる電流によって決まるため、ＭＯＳトランジスタＴ１のゲート電圧がこのドレイン電流に応じた値となるようにリセットされる。 - 特許庁

Setting is made so that an initial voltage is applied to the connection node of capacitors C1, C2 by turning on a MOS transistor T10 and applying self-bias by a MOS transistor T11.例文帳に追加

キャパシタＣ１，Ｃ２の接続ノードに対して、ＭＯＳトランジスタＴ１０をＯＮとしてＭＯＳトランジスタＴ１１が自己バイアスをかけることで、初期電圧が印加されるように設定する。 - 特許庁

The rectifier modules 5X and so on include MOS transistors 50, 51 that rectify the output of an output terminal and a control circuit 54 that sets the on/off timing of the MOS transistors.例文帳に追加

整流器モジュール５Ｘ等は、出力端子の出力を整流するＭＯＳトランジスタ５０、５１と、これらのＭＯＳトランジスタのオンオフタイミングを設定する制御回路５４とを有する。 - 特許庁

The impedance of p-type MOS transistors 105, 106 is changed so that each voltage at nodes N1, N2 is nearly a constant voltage (voltage V1 + threshold Vth of the p-type MOS transistors).例文帳に追加

ノードＮ１，Ｎ２の電圧がほぼ一定の電圧（電圧Ｖ１＋ｐ型ＭＯＳトランジスタのしきい値Ｖｔｈ）となるようにｐ型ＭＯＳトランジスタ１０５，１０６のインピーダンスが変化する。 - 特許庁

Gate electrodes G1 to G4 are provided so as to be in a straight line form on the active regions of the p-channel MOS transistors Q1 to Q4 and the n-channel MOS transistors Q5 to Q8.例文帳に追加

ゲート電極Ｇ_1 〜Ｇ_4 を、これらのｐチャネルＭＯＳトランジスタＱ_1 〜Ｑ_4 およびｎチャネルＭＯＳトランジスタＱ_5〜Ｑ_8 の活性領域上において、直線形状になるように設ける。 - 特許庁

This switching controller SC is formed so that MOS-FET packages 50L, 50S may turn on/off power supply to a large-current load LL and a small-current load LS by means of an ON/OFF signal outputted by a MOS-FET controlling means 30.例文帳に追加

ＭＯＳ−ＦＥＴ制御手段３０が出力するオン／オフ信号によって、電力素子であるＭＯＳ−ＦＥＴパッケージ５０Ｌ，５０Ｓは、大電流用負荷ＬＬと小電流用負荷ＬＳへの電力供給をオン／オフする。 - 特許庁

The impurity concentration of an n-offset region 8 and a p-offset region 5 on a source side is enhanced, so that the mutual conductance of the high breakdown-strength MOS transistor is raised, resulting in a reduced special area of the high breakdown-strength MOS transistor.例文帳に追加

ソース側のｐオフセット領域５およびｎオフセット領域８の不純物濃度を高くして、高耐圧ＭＯＳトランジスタの相互コンダクタンスを大きくし、高耐圧ＭＯＳトランジスタの専有面積を縮小する。 - 特許庁

The MOS driver 27 is arranged on the board 82 arranged in a roughly U-shaped cut so as to control the ON/OFF of the MOS transistors Tr1-Tr6.例文帳に追加

ＭＯＳドライバ２７は、略Ｕ字形状の切欠部に配置された基板８４上に設置され、ＭＯＳトランジスタＴｒ１〜Ｔｒ６のオン／オフを制御する。 - 特許庁

During the operational term of the LSI 100, the switching circuits SW1, SW2 are so turned-on as to perform the power-supply stabilizing by MOS capacitors comprising the MOS transistors 10, 11.例文帳に追加

ＬＳＩ１００の動作期間において、スイッチ回路ＳＷ１，ＳＷ２がオンされ、ＭＯＳトランジスタ１０，１１からなるＭＯＳ容量によって電源安定化が図られる。 - 特許庁

A p-type MOS transistor 22a and a p-type MOS transistor 22b are constituted so that the rate of the channel length to the width can be the same, and drain currents approximating to the same gate voltage are allowed to run.例文帳に追加

ｐ型ＭＯＳトランジスタ２２ａおよびｐ型ＭＯＳトランジスタ２２ｂはチャンネル長と幅の比が同一のトランジスタであり、同一のゲート電圧に対して近似したドレイン電流を流す。 - 特許庁

The first voltage is lower than the second voltage, and an offset length LoE of the first MOS transistor TE is designed so as to be shorter than the offset length LoD of the second MOS transistor TD.例文帳に追加

第１電圧は第２電圧より小さく、第１ＭＯＳトランジスタＴＥのオフセット長ＬｏＥは、第２ＭＯＳトランジスタＴＤのオフセット長ＬｏＤより短くなるように設計されている。 - 特許庁

The switches SW_1n and SW_2n each perform switching operation so that bias between an operation current of the PMOS transistor and an operation current of the NMOS transistor can be eliminated, and thus, the variation in MOS in manufacturing can be corrected.例文帳に追加

スイッチSW_1nおよびスイッチSW_2nは、PMOSトランジスタの動作電流とNMOSトランジスタの動作電流との偏りがなくなるように、スイッチング動作することで、製造時のMOSバラツキを補正することができるようになる。 - 特許庁

The CMOS constant current circuit is constituted so that a MOS transistor MP10 in which an interval between a gate and a source is short-ciruited is connected to an output edge of the CMOS constant current circuit and it is stably operated using leak current generated in the MOS transistor at high temperature.例文帳に追加

ＣＭＯＳ定電流回路の出力端に、ゲート・ソース間を短絡したＭＯＳトランジスタＭＰ１０を接続し、高温時にＭＯＳトランジスタに発生したリーク電流を利用して安定動作させる構成とした。 - 特許庁

Gate oxide films 4 and a gate electrode 5 of the MOS transistor are formed at prescribed pitches so that they cross the layers.例文帳に追加

その上を交差するように、ＭＯＳトランジスタのゲート酸化膜４とゲート電極５が所定のピッチで形成されている。 - 特許庁

An MOS transistor 16 is added so as to arbitrarily switch the connection of a charging capacity of a soft starting circuit.例文帳に追加

ソフトスタート回路の充電容量の接続を任意に切り替えられるようにＭＯＳトランジスタ１６を追加する。 - 特許庁

A gate electrode layer 24 is formed on an insulating film 14A between the areas 12 and 20 so that a MOS-type transistor FT_11 is constituted.例文帳に追加

ＭＯＳ型トランジスタＦＴ_１１を構成するように領域１２，２０の間の絶縁膜部分１４Ａの上にゲート電極層２４を形成する。 - 特許庁

Further, a MOS transistor is formed using this semiconductor substrate so that there is no step in the carrier running direction (source-drain direction).例文帳に追加

さらにこの半導体基板を使用し、キャリア走行方向（ソース−ドレイン方向）にステップが存在しないようにＭＯＳトランジスタを形成する。 - 特許庁

But, the terminal voltage Vx of a transistor 32 does not reach a Zener voltage Vz so that a MOS-FET 11 is not turned on.例文帳に追加

しかし、トランジスタ32の端子電圧Ｖｘはツェナー電圧Ｖｚに達せず、ＭＯＳ型ＦＥＴ11はターンオンしない。 - 特許庁

As a result, a MOS transistor M11 performs a source follower operation so as to keep the output voltage Vo at 2V.例文帳に追加

この結果、ＭＯＳトランジスタＭ１１は、出力電圧Ｖｏを２Ｖに維持するようにソースフォロア動作を行う。 - 特許庁

The operational amplifier 6 is operated so as to make the voltage of the output terminal 3 equal to the prescribed voltage E_1 in cooperation with the second MOS transistor 5.例文帳に追加

演算増幅器６は第２ＭＯＳトランジスタ５と協働して出力端３の電圧を所定電圧Ｅ_1と等しくするように動作する。 - 特許庁

To provide a vertical MOS device increased in contact area between a source and a source electrode so as to improve the performance.例文帳に追加

縦型ＭＯＳデバイスに於いて、ソースとソース電極との間の接触面積を増加させ、性能の向上を図る。 - 特許庁

A high breakdown voltage lateral MOS transistor having a source region SO and a drain region DR is completed on a surface of a semiconductor substrate SUB.例文帳に追加

半導体基板ＳＵＢの表面に、ソース領域ＳＯおよびドレイン領域ＤＲを有する高耐圧横型ＭＯＳトランジスタが完成される。 - 特許庁

A gate of the MOS transistor for a sense amplifier is so formed as to almost cover the paired bit line.例文帳に追加

センスアンプ用ＭＯＳトランジスタのゲートは複数のビットライン対を殆どカバーするように形成される。 - 特許庁