「しぞふぃらん」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

不揮発性メモリセル（ＭＣ；ＭＣ０，ＭＣ１）において、メモリセルトランジスタ（ＭＴ）と直列に選択トランジスタ（ＳＴ）を接続する。例文帳に追加

In nonvolatile memory cells (MC; MCO, MCI), a selection transistor (ST) is connected to a memory cell transistor (MT) in series. - 特許庁

２つの１Ｔ ＤＲＡＭセル（１トランジスタ・１コンデンサ型ＤＲＡＭセル）を接続した２Ｔ ２Ｃ（２つのトランジスタおよび２つのトレンチ・コンデンサ）ＤＲＡＭセルからなる２ポートＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）セルを提供すること。例文帳に追加

To provide a 2-port DRAM cell consisting of a 2T and 2C (2-transistor and 2-trench-capacitor) DRAM cell formed by combining two 1T (1-transistor and 1-capacitor) DRAM cells. - 特許庁

負荷駆動回路１０は、第１の固定電圧Ｖｄｄと第２の固定電圧ＧＮＤ間に直列に接続されたバイポーラトランジスタである第１トランジスタＱ１および第２トランジスタＱ２を含み、２つのトランジスタの接続点である出力端子Ｔ１に接続された負荷に、２つのトランジスタのオンオフ状態に応じた駆動電流Ｉｄｒｖを供給する。例文帳に追加

A load driving circuit 10 includes a first transistor Q1 and a second transistor Q2 as bipolar transistors each connected in series between a first fixed voltage Vdd and a second fixed voltage GND, and supplies a driving current Idrv corresponding to the on/off state of the two transistors to a load connected to an output terminal T1 as a connection point between the two transistors. - 特許庁

第二のエッチングストッパ層ＨＦＦＳ２の上に、それぞれ薄膜トランジスタＴＦＴ、カラーフィルタＣＦを形成し、両基板の間に液晶層ＬＣを封入する。例文帳に追加

Thin film transistors TFT and a color filter CF are formed on the respective second etching stopper layers HFFS2, and a liquid crystal layer LC is sealed between the substrates. - 特許庁

インバータ回路ＩＮＶ１，ＩＮＶ２のそれぞれは、端子Ｔ５及び端子Ｔ６間に直列に接続されたＰチャネル型の負荷トランジスタＬＤとＮチャネル型の駆動トランジスタＤＶとを有する。例文帳に追加

Each of the inverter circuits INV1, INV2 is provided with a P channel type load transistor LD and an N channel type driving transistor DV which are connected in series between a terminal T5 and a terminal T6. - 特許庁

Ｄ型Ｎｃｈ ＭＯＳトランジスタＤＮＴ１は、ドレインが１段目の増幅回路１のＥ型Ｎｃｈ ＭＯＳトランジスタＮＴ１のドレインに接続され、ゲートが低電位側電源（接地電位）ＶＳＳに接続される。例文帳に追加

A drain of the D-type Nch MOS transistor DNT1 is connected to a drain of an E-type Nch MOS transistor NT1 of a first stage amplifying circuit 1, and a gate is connected to a low potential side power (ground electric potential) VSS. - 特許庁

バイポーラトランジスタＴｒ１を増幅素子として用いた電力増幅器において、トランジスタＴｒ１のベース端子Ｂとベース駆動電源Ｖｂとの間に、ダイオード素子Ｄを含む歪補償回路１が接続されており、該ダイオード素子Ｄの両端には抵抗素子Ｒ１が接続される。例文帳に追加

In the power amplifier where a bipolar transistor(Tr)1 is used for an amplifier element, a distortion compensation circuit 1 including a diode element D is connected between a base terminal B of the Tr1 and a base drive power supply Vb, a resistor R1 is connected across the diode element D. - 特許庁

メモリセル１は、単層ポリシリコン構造を有する不揮発性のメモリセルであり、ワード線ＳＷＬに接続された選択トランジスタＴ１と、該選択トランジスタＴ１に直列に接続されたセルトランジスタＴ２と、該セルトランジスタＴ２のゲートに接続されたキャパシタＣ１とを備える。例文帳に追加

A memory cell 1 is a nonvolatile memory cell having a single-layer polysilicon structure, and is provided with a selection transistor T1 connected to a word line SWL, a cell transistor T2 connected to the selection transistor T1 in series, and a capacitor C1 connected to a gate of the cell transistor T2. - 特許庁

ターンテーブル２１とディスククランパ５とによりディスクＤ１を挟持するとき、凸部５５の先端が環状溝２１ｄ内に入り込み、ディスクＤ１にフランジ部２１ｂと円板部５２が接触する。例文帳に追加

When the disk D1 is held by the turntable 21 and the disk clamper 5, a tip of the projection 55 enters in the annular groove 21d and the flange part 21b and the disk part 52 contact the disk D1. - 特許庁

ストリップライン３の側辺をそれぞれ複数のグランド端子６ｂ〜６ｅにそれぞれ引き出し部１０ａ〜１０ｄを介して接続する。例文帳に追加

Side edges of the strip line 3 are connected with a plurality of the ground terminals 6a-6e via lead-out parts 10a-10d, respectively. - 特許庁

本発明はフィントランジスタを含む半導体素子及びその製造方法に関する。例文帳に追加

To provide a semiconductor device containing a fin transistor and its fabricating method. - 特許庁

フランジ部の１０^５回疲労強度がＦＣＤ７００鋳造品対比１．５倍以上である。例文帳に追加

10^5 times of the fatigue strength of a flange part is more than 1.5 times to the FCD700 casting article. - 特許庁

増幅回路を使ったフィードバック回路を用いて、トランジスタの各端子の電圧を調節する。例文帳に追加

A voltage at each terminal of a transistor is adjusted by a feedback circuit using an amplifier circuit. - 特許庁

オフィス内のＬＡＮにデジタル複合機２およびＰＣ３が接続されている。例文帳に追加

A digital composite machine 2 and a personal computer 3 are connected to a LAN in an office. - 特許庁

そして、２つのフィルタ５、６それぞれの前後には、トランジスタＱ１〜Ｑ４を含むバッファアンプを配設した。例文帳に追加

Then, at the front and back of the respective two filters 5 and 6, buffer amplifiers provided with transistors Q1-Q4 are disposed. - 特許庁

金属ゲート電極構造を用いた極微細ＣＭＯＳトランジスタのｎＭＯＳＦＥＴ、ｐＭＯＳＦＥＴともに低い閾値電圧を実現する。例文帳に追加

To realize a low threshold voltage in both an nMOSFET and a pMOSFET of an ultrathin CMOS transistor, using a metal gate electrode structure. - 特許庁

フィードバック経路１２は、スイッチＳＷ１の出力端子Ｔｏｕｒ１をトランジスタＴｒ１のベース（入力端子）に接続させる。例文帳に追加

A feedback path 12 connects the output terminal Tout1 of the switch SW1 to the base (an input terminal) of the transistor Tr1. - 特許庁

ＤＲＡＭセルをＦＤ−ＳＯＩのＭＯＳＴ構造を利用したメモリセルトランジスタと、平面キャパシタで構成する。例文帳に追加

A DRAM cell is composed of a memory cell transistor in a FD-SOI MOST structure and a planer capacitor. - 特許庁

２つの接合型トランジスタ又はＭＯＳＦＥＴトランジスタを線形に駆動して接地線からのコモンモード電流をトランジスタを介して分流する緩衝増幅器を含む能動フィルタを用いる。例文帳に追加

There is used an active filter containing a buffer amplifier that branches the common-mode current from the earthing conductor by linear- driving two junction-type transistors or a MOSFET transistor through the transistor. - 特許庁

ＦＡＸサ−バ（ネットワ−クスキャナ）１で読み取り画像の画デ−タを形成し、ＬＡＮ５に接続されているファイルサ−バ２、ＦＡＸサ−バ３、クライアントＰＣ４にそれぞれＤａ、Ｄｂ、Ｄｃの経路で画デ−タを配信する。例文帳に追加

A FAX server (network scanner) 1 forms the picture data of a read picture and distributes the picture data to a file server 2, a FAX server 3 and a client PC 4, which are connected to a LAN 5, respectively via paths of Da, Db and Dc. - 特許庁

少なくとも基材フィルムの一方の面に滑剤を含むシーラント層を備える積層フィルムの製造方法において、ロール状の基材フィルムを送り出し基材フィルムを連続搬送する工程と、連続搬送された基材フィルムの少なくとも一方の面にシーラント層を形成する工程と、連続搬送されたシーラント層を備える基材フィルムを加熱する工程と、連続搬送されたシーラント層を備える基材フィルムを巻き取る工程とを備えることを特徴とする積層フィルムの製造方法とした。例文帳に追加

The method for manufacturing the laminated film includes: a step for feeding a roll-shaped substrate film and continuously conveying the substrate film; a step for forming the sealant layer on at least one side of the continuously conveyed substrate film; a step for heating the substrate film having the continuously conveyed sealant layer; and a step for winding the substrate film having the continuously conveyed sealant layer. - 特許庁

ＲＸスルートランジスタ群ＴＨ（ＲＸ）は、互いに直列に接続されたＭＩＳＦＥＴＱ１〜Ｑ５において、それぞれのＭＩＳＦＥＴのボディ領域と、隣接するＭＩＳＦＥＴのソース領域あるいはドレイン領域とを、それぞれ、ダイオード（整流素子）を介して接続する。例文帳に追加

In an RX through transistor group TH(RX), MISFETs (Metal Insulator Semiconductor Field Effect Transistors) Q1 to Q5 connected in series each have a body region connected to a source region or drain region of an adjacent MISFET via a diode (rectifying element). - 特許庁

センサは、光電変換素子ＰＤのカソードに、トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ２０のソース電極が接続された構成にされ、トランジスタＴｒ１１，Ｔｒ１２のドレイン電極に、電荷蓄積部ＦＤ１，ＦＤ２を備える。例文帳に追加

The sensor has a constitution wherein source electrodes of transistors Tr11, Tr12, Tr20 are connected to a cathode of a photoelectric conversion element PD, and drain electrodes of the transistors Tr11, Tr12 includes charge accumulation parts FD1, FD2. - 特許庁

単位画素部は、フォトダイオードと５つのトランジスタＴｔ（読み出し）、Ｔｘｙ（読み出し選択）、Ｔａ（増幅）、Ｔｒ（リセット）、Ｔｘ（水平選択）より構成されている。例文帳に追加

A unit picture element is constituted of a photodiode and five transistors, i.e., Tt (reading), Txy (reading selection), Ta (amplification), Tr (reset) and Tx (horizontal selection). - 特許庁

トランジションジェネレータが、第１メディアオブジェクトの複数の頂点を第１メッシュに写像して第１の写像されたメディアオブジェクトを作成し、第２メディアオブジェクトの複数の頂点をトランジションパターンメッシュに写像し、第２の写像されたメディアオブジェクトを作成する。例文帳に追加

A transition generator maps a plurality of vertices of the first media object to a first mesh for creating a first mapped media object, where the first mesh relates to the 3D model. - 特許庁

トランジスタＴ_４は、増幅用トランジスタＴ_３から出力される電圧値を配線Ｌ_１,ｎへ選択的に出力する。例文帳に追加

The transistor T_4 outputs the voltage value outputted from the amplification transistor T_3 to wiring L_1,n selectively. - 特許庁

負荷２に負荷電流を供給する出力トランジスタＴｏに対して、検出トランジスタＴｓとＮＰＮトランジスタＴ１との直列回路を並列接続し、出力トランジスタＴｏ及び検出トランジスタＴｓのゲート間には、ＮＰＮトランジスタＴ１で生じる電圧降下と同じ電圧降下を生じさせるダイオードＤを設ける。例文帳に追加

A series circuit consisting of a detection transistor Ts and an NPN transistor T1 is connected in parallel with an output transistor To for supplying the load current to a load 2, and a diode D for generating the same voltage drop as that generated at the transistor T1 is provided between the transistor To and the transistor Ts. - 特許庁

透明フィルム層、金属層、及び、ベースフィルム層をこの順で有することを特徴とするランプリフレクター成形用反射シート。例文帳に追加

The reflection sheet for forming lamp reflectors has a transparent film layer, a metal layer, and a base film layer in this order. - 特許庁

増幅トランジスタは、フローティングディフュージョン領域に転送された信号電荷に基づく信号を生成する。例文帳に追加

The amplifying transistor generates the signal based on the signal electrical charge transferred to the floating diffusion region. - 特許庁

ラン・レングス・拘束条件を満足させ、かつ、ＤＣ成分抑制と符号化率の調和を図ったＤＣフリー符号化方法と装置を提供する。例文帳に追加

To provide a DC free encoding method and device which satisfy run- length restraining conditions and harmonizes DC component suppression and an encoding rate. - 特許庁

このダイアログボックスＤＢ２の第１表示欄ＺＦ１には、認識結果ファイルＣＦの分類項目に属する項目データが表示される。例文帳に追加

Item data belonging to the classification item of a recognition result file CF are displayed in a first display column ZF1 of the dialog box DB2. - 特許庁

有機無機複合フィラー又は有機フィラーの表面に、超微粒子無機フィラーとシランカップリング剤で表面コートすることを特徴とする、有機無機複合フィラー又は有機フィラーの表面をコートした表面コートフィラーの製造方法。例文帳に追加

The method for producing a surface-coated filler obtained by coating the surface of an organic inorganic composite filler or organic filler is characterized by coating the surface of the organic inorganic composite filler or organic filler with an ultra-fine particle inorganic filler and a silane coupling agent. - 特許庁

出力電圧Ｖｏｕｔが判定電圧よりも低くなると、保護トランジスタＴ１０１，Ｔ１０４がオン状態になり、駆動トランジスタＴ１，Ｔ４のゲートが設定ノードＮｓｅｔに接続され、駆動トランジスタＴ１，Ｔ４が強制的にオフ状態になる。例文帳に追加

When the output voltage Vout is lower than the determination voltage, the protective transistors T101, T104 are in an ON-state while gates of the drive transistors T1, T4 are connected to setting nodes Nset so that the drive transistors T1, T4 are forcibly made an OFF-state. - 特許庁

読出し回路１１６は、光電変換層と電気的に接続されたフローティングディフュージョンＦＤと、ＦＤの電位をリセット電位にリセットするリセットトランジスタ２０４と、ＦＤの電位に応じた信号を出力する出力トランジスタ２０５とを含む。例文帳に追加

The readout circuit 116 includes a floating diffusion FD electrically connected to the photoelectric conversion layer, a reset transistor 204 which resets a potential of the FD to a reset potential, and an output transistor 205 which outputs a signal corresponding to the potential of the FD. - 特許庁

薄膜トランジスタアレイ工程で複数の薄膜トランジスタ及び各種配線が形成された母基板の複数のパネル領域のそれぞれに、ＦＰＬフィルム及び保護フィルムが貼り付けられ、母基板の切断は、ＦＰＬフィルム及び保護フィルムが貼り付けられた後に行われる。例文帳に追加

The FPL film and protection film are stuck to a plurality of panel regions of the mother substrate formed with a plurality of thin-film transistors and various wires in a thin-film transistor array process, and cutting of the mother substrate is performed after sticking of the FPL film and protection film. - 特許庁

この光センサ内蔵表示装置は、ＴＦＴ（ＴＦＴ：薄膜トランジスタ）アレイ基板４０ａの各画素部に、微結晶シリコンＴＦＴで構成された画素駆動用ＴＦＴ２２と、微結晶シリコンＴＦＴで構成された第１の光電変換用ＴＦＴ２０と、非晶質シリコンＴＦＴで構成され、第１の光電変換用ＴＦＴ２０と並列接続された第２の光電変換用ＴＦＴ２１とを備える。例文帳に追加

In the display device including the optical sensor, each pixel part of a TFT (TFT: thin film transistor) array substrate 40a is provided with: a pixel driving TFT 22 composed of a fine crystal silicon TFT; a first photoelectric conversion TFT 20 composed of fine crystal silicon TFT; and a second photoelectric conversion TFT 21 composed of an amorphous silicon TFT and connected to the first photoelectric conversion TFT 20 in parallel. - 特許庁

圧力センサ１０と増幅回路３０との接続個所には、電気信号入出力可能なランドＴ１，Ｔ２を有している。例文帳に追加

At a part where the pressure sensor 10 is connected to the amplification circuit 30, lands T1 and T2 that can input and output an electric signal are provided. - 特許庁

複数（２個）の出力用素子を備え、２個の出力用素子のそれぞれを、出力用トランジスタＴｒ_1 ・Ｔｒ_2 で構成する。例文帳に追加

This stabilized power supply is provided with plural (two) elements for output, and each of the two elements for output is constituted of transistors Tr1 and Tr2 for output. - 特許庁

そして、各コンテンツについて生成されたＩＤ一覧をＩＤ一覧収集部３０１により収集して、集計部３０２においてこれらＩＤ一覧に含まれるＩＤの総数を重複する分を除いて集計し、この集計結果を同時に接続しているアクセス数とする。例文帳に追加

Then, the ID list generated for each content is collected by an ID list collecting part 301, and the total number of ID included in the ID list is totaled by excluding the duplicate one by a totaling part 302, and the total result is defined as the number of simultaneously connected access. - 特許庁

また出力段増幅回路は、発振用トランジスタＴＲ１のコレクタからコンデンサＣ７を介してＦＥＴトランジスタＴＲ２のゲートに接続し、更に抵抗Ｒ３とコンデンサＣ６から成る直列回路を接地する。例文帳に追加

In an output stage amplifier circuit, a collector of the oscillation transistor TR1 is connected to the gate of an FET transistor TR2 via a capacitor C7 and a series circuit composed of a resistor R3 and a capacitor C6 is grounded. - 特許庁

卵白由来ビフィズス菌増殖促進物質と当該物質を含有する食品例文帳に追加

BACILLUS BIFIDUS GROWTH PROMOTING SUBSTANCE DERIVED FROM ALBUMEN, AND FOOD CONTAINING THE SUBSTANCE - 特許庁

２相クロックインバータＩ１は、それぞれがｎ型ＭＯＳＦＥＴからなり、第１のトランジスタＴ１、第２のトランジスタＡ２及び第３のトランジスタＴ３が直列に接続されている。例文帳に追加

The two-phase clock inverter I1 of this semiconductor device is composed of three N-type MOSFETs, a first transistor T1, a second transistor A2, and a third transistor T3, which are connected in series. - 特許庁

３トランジスタ駆動型の画素回路１１において、リセットトランジスタ１１３のドレインが駆動信号線ＤＲＮＬ（ｎ）に接続され、増幅トランジスタ１１４のドレインが電源電圧ＶＤＤに接続されている。例文帳に追加

In a pixel circuit 11 of three-transistor driving type, a drain of a reset transistor 113 is connected to a driving signal line DRNL(n), and a drain of an amplifying transistor 114 is connected to supply voltage VDD. - 特許庁

トランスフェリン同族系炭水化物欠失トランスフェリン（ＣＤＴ）と水溶液中で選択的に結合し、ＣＤＴを固相に結合させる必要がない抗体に関する。例文帳に追加

To provide an antibody selectively coupling with a transferrin-homolog carbohydrate deficient transferrin CDT (Carbohydrate Deficient Transferrin) in aqueous solution, and not necessitating the CDT coupled to a solid phase. - 特許庁

フィルム露出不足ガンマ、シ—ンバランス、コントラスト正規化及び画像鮮明化のデジタル画像処理を含むデジタル写真仕上げシステム例文帳に追加

DIGITAL PHOTOGRAPH FINISHING SYSTEM CONTAINING DIGITAL PICTURE PROCESSING OF FILM EXPOSURE LACKING GAMMA, SCENE BALANCE, CONTRAST NORMALIZATION AND PICTURE VISUALIZATION - 特許庁