「ソース側」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

また、ｎ型ソース領域をトレンチ側壁部分から形成することにより、短絡耐量は更に向上する。例文帳に追加

Also, by forming the n-type source region from a trench side wall part, the short-circuit permissible amount is improved further. - 特許庁

なお、炭化シリコンＭＥＳＦＥＴの場合には、ソース電極側にｐ形領域を設ければ、上記と同様の効果が得られる。例文帳に追加

Also, in the case of a silicon carbide MESFET, the similar effect is obtained, if the p-type region is provided on a source electrode side. - 特許庁

これらのうち少なくともソース側アシストゲート線において電圧勾配が生じるように各アシストゲート線コンタクトに電圧を印加する。例文帳に追加

Voltage is applied to each assist gate line contact so that voltage gradient is caused in at least the source side assist gate line out of those above. - 特許庁

ゲート電極１４において、ソース側に設けられたボディーのＰ^-領域１１上に延在する分岐端部１４１が設けられている。例文帳に追加

A branch end 141 extending on the P_- region 11 of the body arranged on the source side is disposed in the gate electrode 14. - 特許庁

Ｐ^＋ソース層９は、端部がゲート絶縁膜とオーバーラップするように、素子形成領域２０の左側中央部に設けられる。例文帳に追加

The P^+ source layer 9 is provided in the center part on the left side of the element formation region 20 so that its end part overlaps a gate insulating film. - 特許庁

シリコン基板はフィールド分離部を有しゲート、ゲートの側壁上のスペーサ、ソース／ドレイン領域を含むＭＯＳが設けられている。例文帳に追加

In a silicon substrate 20, a field separation part is given and MOS containing a gate 22, spacers 25 on the side walls of the gate 22, and source/drain areas 24 is installed. - 特許庁

直流源の正極から負極へ至る導通経路にトランスの１次側巻線とＭＯＳＦＥＴのドレイン−ソース間とが挿入される。例文帳に追加

A primary winding of a transformer and a drain-source junction of a MOSFET are inserted in a conductive path from a positive electrode to a negative electrode of a DC source. - 特許庁

そして、ソース領域１７とドレイン領域１７との間の距離を、凸状半導体層１３の側面において変化させる。例文帳に追加

The distance between the regions 17 and 17 is changed on the side surfaces of the layers 13. - 特許庁

トランジスタ１２のソースＳは電源１１のマイナス極側に接続されており、モータ通電信号に応じてオン・オフ制御される。例文帳に追加

The source S of a transistor 12 is connected to the side of the minus pole of a power source 11, and it is turned on or turned off according to a motor current application signal. - 特許庁

この無線リソース割当制限システム１の各車載機２０ａ〜２０ｋは、自車に関する自車情報を路側機１０に送信する。例文帳に追加

In a wireless resource allocation control system 1, each of on-vehicle units 20a-20k transmits present-vehicle information relating its own vehicle to a road-side unit 10. - 特許庁

第２領域１２に延在するボディー領域１１２の上側にソース領域１１３Ｂが形成されている。例文帳に追加

A source region 113B is formed on the upper side of the body region 112 extending to a second region 12. - 特許庁

本発明は、記憶装置においてソース側でセル電流の有無を検出するシステムの提供を目的とする。例文帳に追加

To provide a system detecting presence of a cell current in a source side in a memory device. - 特許庁

そして、ゲート絶縁膜５上及び積層膜８のソース領域２側端部上には、制御ゲート７が形成される。例文帳に追加

A control gate 7 is formed on the gate insulating film 5 and side end of the source region 2 of the laminated layer 8. - 特許庁

ｐ^+形ウェル領域５内の表面側には、２つのｎ^++形ソース領域６ａ，６ｂが形成されている。例文帳に追加

On the front surface in the p+ type well region 5, two n++ type source regions 6a, 6b are formed. - 特許庁

そして、アンプトランジスタＡＴの記憶データの出力側と反対側のソースまたはドレインに、当該ソースまたはドレインの電圧を共通電圧（接地電圧）から上げる昇圧部（ダイオード接続トランジスタＤＴ）が接続されている。例文帳に追加

Then, a boosting part (diode connection transistor DT) boosting voltage of the source or the drain from common voltage (ground voltage) is connected to a source or a drain opposite to an output side of the storage data of the amplifier transistor AT. - 特許庁

こうすることによって、画素電極６２と一側に在るソース配線５４aとの間の静電容量および画素電極６２と他側に在るソース配線５４bとの間の静電容量の差は、フォトリソグラフィ工程において各ブロック間に多少のアライメントずれが生じても殆ど変化しない。例文帳に追加

Thereby, difference in electrostatic capacitance between the pixel electrode 62 and the source wiring 54a in one side and the capacitance between the pixel electrode 62 and the source wiring 54b in the other side hardly changes even when a few alignment deviations occur in each interblock in a photographic process. - 特許庁

送信側から現在の仮想パケットレートに応じた重みを持つ重み付けされた帯域確保フォワードリソース管理パケットを送出し、受信側から折り返されたバックワードリソース管理パケットを受信し、受信したパケットに書き込まれた輻輳予測信号の状態に応じてパケットの送信速度を調整する。例文帳に追加

A transmission speed of the packet is adjusted according to the state of a congestion predicting signal written in the received packet. - 特許庁

特には、ソース−画素電極間コンタクトホール４２をリペア回路６のソース電極側端子部６２上に配置するとともに、冗長配線用コンタクトホール４１をリペア回路６の信号線側端子部６１上に配置する。例文帳に追加

In particular, the source-pixel electrode contact hole 42 is disposed on the source electrode-side terminal 62 of a repair circuit 6, and the contact hole 41 for redundant wiring is disposed on the signal line-side terminal 61 of the repair circuit 6. - 特許庁

ローサイド側のスイッチング素子におけるゲート−ソース間電圧をモニターし、検出したローサイド側のスイッチング素子におけるゲート−ソース間電圧により、ハイサイドのスイッチング素子にゲート信号を出力するタイミングを生成する。例文帳に追加

In the signal control circuit, a voltage between the gate and source of the switching element at a low side is monitored, and timing for output of a gate signal to the switching element at a high side is generated according to the detected voltage between the gate and source of the switching element at the low side. - 特許庁

インバータＩ０〜Ｉｍ、ＩｄのＰチャンネル電界効果トランジスタＭ２１のソース側に接続されたブースト用容量Ｃ１と、Ｐチャンネル電界効果トランジスタ２１のソース側と電源電位ＶＤＤとを分離するＰチャンネル電界効果トランジスタＭ１とを設ける。例文帳に追加

The word line driving circuit includes: the boosting capacitor C1 that is connected with a source of an inverter I0-Im and an Id P-channel field effect transistor M21; and a P-channel field effect transistor M1 that separates the source of the P-channel field effect transistor 21 from supply potential VDD. - 特許庁

また、一端がドレイン側選択トランジスタＳＤＴのｎ＋型ソース領域１１２に接続し他端がソース側選択トランジスタＳＳＴのｎ＋型ドレイン領域１１３に接続するように形成されたｎ−型半導体層１２４を備える。例文帳に追加

This device further includes an n-type semiconductor layer 124 formed so that one end is connected to an n+ type source region 112 of the drain side selective transistor SDT, and the other end is connected to an n+ type drain region 113 of the source side selective transistor SST. - 特許庁

ドレイン領域１７には、ドレイン領域１７におけるソース領域１６側の端部が半導体基板１１の表面に達することなくソース領域１６側に延びるように、ドレイン領域１７よりも不純物濃度が小さいｎ型の埋込みドレイン部１７ａが形成されている。例文帳に追加

In the drain region 17, an n-type embedded drain 17a whose impurity concentration is lower than the drain region 17 is so formed that the end on the source region 16 side of the drain region 17 extends to the source region 16 side without reaching the surface of semiconductor substrate 11. - 特許庁

この保護ダイオード１は、その一番外側の層に、Ａｌなどの金属膜からなるゲート配線２がリング状に設けられてコンタクトされ、一番内側の層に、金属膜からなるソース配線がコンタクトされることにより、ゲートとソース間に接続されている。例文帳に追加

In the protection diode 1, a gate wiring 2 composed of a metal film such as A1 or the like is annularly provided so as to contact an outermost layer of the protection diode 1, and a source wiring composed of a metal film is contacted with the innermost layer, to thereby connect between a gate and a source. - 特許庁

フイルムソースの２−３プルダウン処理において、入力側は、入力信号に同期した動作を行い、処理後の出力側は、独立した同期処理によって信号をフイルムソースの原画像のリフレッシュレートで出力し、不自然さのない滑らかな映像を得る。例文帳に追加

In the case of the 2-3 pull-down processing of a film source, an input side makes an operation synchronously with an input signal and an output side, after the processing outputs a signal at a refresh rate of an original image of the film source through independent synchronization processing to obtain a smooth video image without unnaturalness. - 特許庁

ソース側にフローティングリサーフ層とドレイン側にｎ型の電界緩和層を設けソースおよびドレイン領域での電界集中を同時に緩和させる手段を設けることで、耐圧特性の変動が少ない高信頼の高耐圧半導体装置が提供できる。例文帳に追加

A high breakdown voltage semiconductor device of high reliability with small fluctuation of the pressure resisting feature can be provided by providing a floating resurf layer on a source side and an n-type electric field relaxation layer on a drain side and means for relaxing simultaneous electric field concentration in a source region and a drain region. - 特許庁

ゲート電極膜５の一部５ａがメイン側ソース電極膜４に入り込んでいるため、ドレイン電流経路７が長くなり、ドレイン電流経路７におけるメイン側ソース電極膜４の配線抵抗値（Ｒａ＋Ｒｂ）が大きくなる。例文帳に追加

Since a part 5a of an gate insulation film 5 enters in a main-side source electrode film 4, a drain current path 7 is lengthened, and the wiring resistance value (Ra+Rb) of the main-side electrode film 4 in the drain current path 7 is increased. - 特許庁

特に、ｎチャネル電解効果トランジスタＱのソースＳと接地側との間（またはｐチャネル電界効果トランジスタのソースと電源側との間）にインダクタンス負荷Ｌを接続し、このインダクタンス負荷Ｌに流れる電流を電解効果トランジスタＱで制御する。例文帳に追加

Especially, the inductance load L is connected between the source S of an n-channel field effect transistor Q and the grounding side (or between the source of a p-channel field effect transistor and the power side), and the field effect transistor Q controls a current flowing to the inductance load L. - 特許庁

第２トランジスタ群３５の各トランジスタ対３３は、ｐＭＯＳトランジスタ３１のソース、ゲート及びドレインがプラス側電源線２７に接続され、ｎＭＯＳトランジスタ３２のソース、ゲート及びドレインがマイナス側電源線２９に接続されている。例文帳に追加

Each tansistor pair 33 of the second transistor group 35 has a source, a gate, and a drain of the pMOS transistor 31 connected to the plus side power line 27, and a source, a gate, and a drain of the nMOS transistor 32 connected to the minus side power line 29. - 特許庁

アレイ基板２において、ソースラインＳＬ…のデータ信号供給終端側と交差する修正配線１１を接続パッド１５に接続し、ソースラインＳＬ…のデータ信号供給始端側と交差する修正配線１２を接続パッド１６に接続する。例文帳に追加

In an array substrate 2, a correction wiring 11 that intersects a data signal supply termination side of source lines SL, and the like, is connected to a connection pad 15, and a correction wiring 12 that intersects a data signal supply beginning end side of the source lines SL, and the like, is connected to a connection pad 16. - 特許庁

ケーシング３の内壁と羽根５の隙間は、羽根５が水平状態及びそれより上側においてはＭｇＯソースの個々の大きさよりも小さく、またケーシング３の下側については、１つのＭｇＯソースの直径よりも大きく形成する。例文帳に追加

The gaps between the inner wall of the casing 3 and the blades 5 are smaller then the individual sizes of the MgO sources in the upper part of the casing 3 above the points where the blades 5 reach horizontal states, and are larger than the individual diameters of the MgO sources in the lower part of the casing 3. - 特許庁

第１金属シリサイド層３０のソース領域２０側の辺５０とドレイン領域２２のソース領域２０側の辺５２との距離をＬ１、第１金属シリサイド層３０の辺５４とドレイン領域２２の辺５６との距離をＬ２とした場合に、Ｌ２≧Ｌ１にする。例文帳に追加

When the distance of the side 50 of the source region 20 of a first metal silicide layer 30 and the side 52 of the source region 20 of the drain region 22 is set to L1, and the distance of the side 54 of the first metal silicide layer 30 and the side 56 of the drain region 22 is set to L2, it is made L2≥L1. - 特許庁

さらに、基板内において、第１上面の下方に形成された第１導電型のソース領域１２１と、第２上面の下方に形成された第２導電型のドレイン領域１２２と、段差側面Ｓ３とソース領域１２２との間に形成された第２導電型の側方拡散領域１２３とを備える。例文帳に追加

Further, the substrate has, in the substrate, a first conductivity type source region 121 formed below the first upper surface, a second conductivity type drain region 121 formed below the second upper surface, and a second conductivity type lateral diffusion region 123 formed between the step lateral face S3 and the source region 121. - 特許庁

このとき、トレンチ２７が、Ｎ型ソース領域３２のＮ型ドレイン領域３３に近い側の端部３２ａから、Ｎ型ドレイン領域３３から離れた側の端部３２ｂまで横切る状態で、Ｐ型ベース領域３１及びＮ型ソース領域３２と接する構造とする。例文帳に追加

In this case, the trench 27 comes into contact with the P- and N-type base regions 31, and 32 while crossing over from an end section 32a at a side close to an N-type drain region 33 of the N-type source region 32 to an end section 32b at a side apart from the N-type drain region 33. - 特許庁

ソース電極３１は、能動層２５におけるソース電極３１を形成する部分を、能動層２５の表面側からＰ型のシリコン基板２１に達する深さまで掘った溝２７の内壁面に、その表面側からシリコン基板２１と接触する位置まで延びている。例文帳に追加

The source electrode 31 extends on an internal wall surface of a groove 27, formed by digging a portion of the active layer 25 which forms the source electrode 31 from the top surface side of the active layer 25 to a depth reaching a P-type silicon substrate 21, from the top surface side to a position where it comes into contact with the silicon substrate 21. - 特許庁

また、一端側が前記面状体４１に接続され、他端側が前記気化室３内の液体ソースに接触するように、前記液体ソースを毛細管現象により吸い上げて面状体４１に供給する吸い上げ部４２を設ける。例文帳に追加

In addition, a sucking part 42 is provided which has one end side connected to the planar body 41 and the other end which is placed so as to come in contact with the liquid source in the vaporizer 3 and sucks the liquid source by the capillary phenomenon to supply the liquid source to the planar body 41. - 特許庁

出力用のＭＯＳＦＥＴ２のソース側に出力電流を検出するための検出抵抗３を設け、検出抵抗３の高電位側が所定の電位に達した瞬間に、保護回路ＩＣ４を動作させてＭＯＳＦＥＴ２のゲート−ソース間を所定時間だけ短絡させる。例文帳に追加

A sensing resistor 3 for sensing an output current is provided to the source of the output MOSFET 2, a protection circuit IC 4 is activated to short-circuit between the gate and the source of the MOSFET 2 at the moment when the high potential side of the sensing resistor 3 reaches a prescribed potential. - 特許庁

こうすることによって、画素電極６２と一側に在るソース配線５４aとの間の静電容量および画素電極６２と他側に在るソース配線５４bとの間の静電容量の差は、フォトリソグラフィ工程において各ブロック間に多少のアライメントずれが生じても殆ど変化しない。例文帳に追加

Thereby, the difference in the capacitance between the pixel electrode 62 and the source wiring 54a in one side and the capacitance between the pixel electrode 62 and the source wiring 54b in the other side hardly changes, when a few alignment deviations occur in each interblock in a photolithographic process. - 特許庁

更に、ゲート電極と同一膜からなり、半導体層の画素電極側ソースドレイン領域１ｅと少なくとも部分的に重なると共に画素電極及び画素電極側ソースドレイン領域と電気的に接続された遮光部４１０を備える。例文帳に追加

Further, the electrooptical device has a light shield portion 410 which is made of the same film with the gate electrode, at least overlaps with a pixel-electrode side source-drain region 1e of the semiconductor layer, and is electrically connected to the pixel electrode and pixel-electrode side source-drain region. - 特許庁

共通ゲート増幅器を差動構造で具現した共通ゲート差動増幅器において、前記差動増幅器の両側ボディーをそれぞれ反対位相側のソースと交差カップリングすることを特徴とするボディー‐ソース交差カップリングを用いた差動増幅器を構成する。例文帳に追加

In the common gate differential amplifier in which a common gate amplifier is represented in a differential structure, the differential amplifier using body-source cross coupling is provided where both of the side bodies of the differential amplifier are cross-coupled with the source of opposite phase side, respectively. - 特許庁

ソース電極１０２に一番近い第１のゲート電極１０７のソース側ひさし部分の長さとドレイン電極１０３に一番近い第３のゲート電極１０９のドレイン側ひさし部分の長さがゲート電極の他のひさし部分の長さより長く、これらが付加容量を構成する。例文帳に追加

The length of a source side roof in a first gate 107 nearest to the source electrode 102 and that of a drain side pent roof in a third gate 109 nearest to the drain electrode 103 are longer than that of the other pent roof in the gate electrode and they determine an additional capacity. - 特許庁

電気光学装置は、チャネル領域（１ａ´）と、データ線（６ａ）に電気的に接続されたデータ線側ソースドレイン領域（１ｄ）と、画素電極（９ａ）に電気的に接続された画素電極側ソースドレイン領域（１ｅ）とを有する半導体層を含むトランジスタ（３０）を備える。例文帳に追加

The electrooptical device is provided with a transistor (30) including a semiconductor layer having a channel region (1a'), a data line side source-drain region (1d) electrically connected to a data line (6a) and a pixel electrode side source-drain region (1e) electrically connected to a pixel electrode (9a). - 特許庁

電気光学装置は、チャネル領域（１ａ´）と、データ線（６ａ）に電気的に接続されたデータ線側ソースドレイン領域（１ｄ）と、画素電極（９ａ）に電気的に接続された画素電極側ソースドレイン領域（１ｅ）とを有する第１の半導体層を含むトランジスタ（３０）を備える。例文帳に追加

The electro-optical device has a transistor (30) comprising a first semiconductor layer having a channel region (1a'), a data line side source drain region (1d) electrically connected to a data line (6a), and a pixel electrode side source drain region (1e) electrically connected to a pixel electrode (9a). - 特許庁

シリコン基板１０、エピタキシャル層１１からなるドレイン領域とソース領域２１との間のウエル層（チャネル領域）１２において、ソース領域２１のＰＮ接合に近い側で、深さ方向の不純物濃度変化が小さくなるようし、またその不純物濃度のピークがソース領域２１のＰＮ接合から下方に０．１μｍ以内に位置するようにする。例文帳に追加

In a well layer (channel region) 12 between a drain region, comprising a silicon substrate 10 and an epitaxial layer 11, and a source region 21, change in depth-directional impurity concentration is made to be smaller on a side close to a PN junction of the source region 21, and the peak of the impurity concentration is positioned within 0.1 μm below the PN junction of the source region 21. - 特許庁

液晶駆動用の薄膜トランジスタが形成されている基板と同一基板上に、ブラックマトリックスが形成され、薄膜トランジスタのソース側配線が、ブラックマトリックスを兼ね、ソース配線に直交するブラックマトリックが島状に形成され、前記ソース配線と直交するブラックマトリックスが、薄膜トランジスタのドレイン電極と絶縁膜を介して電気的に接続していることを特徴とする。例文帳に追加

To provide a sufficient capacity; improves a display characteristic of the liquid crystal display device; also increases an alignment margin between the substrate with the formed transistors and the counter substrate; and results in improvement of productivity at the time of assembly. - 特許庁

ＵＳＢインターフェースを有するデータ・ソース装置が、ＵＳＢケーブルを介してコンピュータＰＣと接続された時に、該データ・ソース装置の電源を内蔵バッテリー電源からＵＳＢバス電源に自動的に切り換えると共に、予め設定されたＰＣ側の電源供給能力に応じて、該データ・ソース装置の遷移可能モードを制限するようにする。例文帳に追加

When a data source device having a USB interface is connected through a USB cable to a computer PC, the power source of the data source device is automatically switched from a built-in battery power source to a USB bus power source, and the transitive mode of the data source device is limited according to the preliminarily set power supply capabilities of the PC side. - 特許庁