例文 (999件) |
ソース側の部分一致の例文一覧と使い方
該当件数 : 1570件
ソース側モジュール3とモニタ側モジュール5は、光ファイバ4を介して、識別信号Sidを送受信し、識別信号Sid送信から受信までの時間ΔTを計測し、計測した時間からソース側モジュール3とモニタ側モジュール5間の伝送距離を測定する。例文帳に追加
A source side module 3 and a monitor side module 5 transmit/receive an identification signal Sid via an optical fiber 4, count time ΔT from transmission to reception of the identification signal Sid and measure transmission distance between the source side module 3 and the monitor side module 5 from the counted time. - 特許庁
少なくともゲート電極のソース電極側の縁202a2とゲート電極の先端縁202a3を含むゲート電極の縁を乗り越える個所に半導体層205bが形成され、かつ、ソース配線220は、ゲート電極のソース電極側の縁202a2よりも内側に配置されるようにアクティブマトリクス基板2を形成する。例文帳に追加
An active matrix substrate 2 is formed, so that a semiconductor layer 205b is formed at a part which goes over the edge of an gate electrode, including at least an edge 202a2 on a source electrode side of the gate electrode and a tip edge 101a3 of the gate electrode, while a source wiring 220 is provided inside the edge 202a2 on the source electrode side of the gate electrode. - 特許庁
ゲート電極12の両端のゲート側壁14およびソース・ドレイン領域上のサリサイド層16を有するLDD構造のMOSトランジスタを形成する際、ソース・ドレイン領域の深い拡散層13bを形成する際のゲート側壁の厚さと、ソース・ドレイン領域上にサリサイド層16を形成する際のゲート側壁の厚さを異ならせる。例文帳に追加
When forming the MOS transistor in the LDD structure including gate sidewalls 14 at both ends of a gate electrode 12 and a salicide layer 16 on the source/drain region, thickness of the gate side walls when forming a deep diffusion layer 13b of the source/drain region is made different from thickness of the gate side walls, when forming the salicide layer 16 on the source/drain region. - 特許庁
n−オフセットドレイン領域32の、フィールド酸化膜33よりもソース側にはみ出る部分を、平面形状が櫛歯状になるように形成することによって、そのソース側にはみ出た部分の単位面積当たりの不純物量を、フィールド酸化膜33の下の部分の単位面積当たりの不純物量よりも少なくし、ソース側にはみ出た部分への電界の集中を緩和する。例文帳に追加
The concentration of electric fields to the part of the n-type offset drain region 32 protruded to a source side than a field oxide film 33 is relaxed by making the quantity of impurities per unit area in the protruded part smaller than that of impurities per unit area in the part of the region 32 under the field oxide film 33 by forming the protruded part to have a comb- shaped flat surface. - 特許庁
N型ドレイン領域4の両端縁(ソース7側の両端縁)及びこのN型ドレイン領域4の両側に形成される一対のN型ソース領域7、7のドレイン4側の端縁を、共に、第1及び第2のゲート電極6a、6bをマスクとするセルフアラインにより位置規定するするように、ドレイン領域4及びソース領域7を形成する。例文帳に追加
The edges (edge on side of source 7) of the N-type drain region 4 and the edges of a pair of N-type source regions 7 and 7 formed on both the sides of the drain region 4 are positioned through a self-aligned method in which the gate electrodes 6a and 6b are used as mask, by which the drain region 4 and the source regions 7 are formed. - 特許庁
発側のノードから着側のノードとその間の経路に設置された中継ノードからなるネツトワークにおいて、発側のノードから、経路上のリソースを確保するためのリクエストと当該リソースの確保が困難である場合を想定したアクションとを送出する。例文帳に追加
In the network composed of an out node, an in node and a relay node installed in a route between these nodes, a request for securing a resource on the route and an action estimating the case of difficult securing of the relevant resource are sent from the out node. - 特許庁
シンク側無線転送装置301は、シンク機器101から取得される物理アドレスにソース側無線転送装置毎に異なる値を付加することによって複数の物理アドレスを生成し、生成された物理アドレスそれぞれをソース側無線転送装置それぞれに無線送信する。例文帳に追加
A sink-side wireless transfer device 301 generates multiple physical addresses by adding a different value to a physical address obtained from a sink unit 101, for each source-side wireless transfer device, and the sink-side wireless transfer device wirelessly transmits the generated physical addresses to the respective source-side wireless transfer devices. - 特許庁
上記ソース/ドレイン接合領域17,18の厚さがチャネル領域19よりも厚く、かつ、各LDD領域15aの厚さがチャネル領域19側からソース接合領域17側およびドレイン接合領域18側に向かって夫々徐々に厚くなるように連続的に変化する。例文帳に追加
The source/drain junction regions 17 and 18 are thicker than that of the channel region 19, and the thicknesses of the LDD regions 15a change so as to have each gradually, continuously increase starting from the channel region 19 toward the source junction region 17 and the drain junction region 18. - 特許庁
エラーアンプEAの入力側に第1のソースフォロワ回路3を追加設置し、第1位相補償回路1と第2の位相補償回路2によって帰還信号に対して位相補正を施す回路位置を、第1のソースフォロワ回路3の入力側と出力側とに分離する。例文帳に追加
A first source follower circuit 3 is additionally installed on the input side of an error amplifier EA, and a first phase compensation circuit 1 and a second phase compensation circuit 2 perform phase correction at the input side and output side of the first source follower circuit 3, respectively. - 特許庁
また、これと並行して、送り側LSI10 は、デファイナ信号(外部クロックの1/mの周波数を有しデューティ比が1:m−1の信号)を送り側システムクロックに同期させたソースクロックを生成し、ソースクロック線40を介して受け側LSI20へ送る。例文帳に追加
In parallel to this, the LSI 10 generates a source clock by making a definer signal (a signal having 1/m frequency of an external clock and 1:m-1 duty ratio) synchronize with the system clock on the sending side and sends it to the LSI 20 through a source clock line 40. - 特許庁
シンク側無線転送装置301は、シンク機器101から取得される物理アドレスにソース側無線転送装置毎に異なる値を付加することによって複数の物理アドレスを生成し、生成された物理アドレスそれぞれをソース側無線転送装置それぞれに無線送信する。例文帳に追加
A sink-side wireless transfer apparatus 301 generates physical addresses by adding values, which are different between source-side wireless transfer apparatuses, to a physical address received from a sink device 101, and transmits the generated physical addresses to the source-side wireless transfer apparatuses, respectively. - 特許庁
延在するゲートGの両側にドレインD及びソースSが配置されたストライプ状のトランジスタセルを複数有するMOSトランジスタTrであって、 前記トランジスタセルを複数含み、ソースSが両端に配置されたトランジスタセルブロックCBを複数有し、 該トランジスタセルブロックCBの両端の前記ソースSの外側に、延在するバックゲートBGが配置されたことを特徴とする。例文帳に追加
There is provided a MOS transistor Tr having plural stripe shaped transistor cells in which drains D and sources S are arranged at both sides of extending gates G, characterized by arranging a back gate BG which includes the plural transistor cells and has plural transistor cell blocks CB to whose both ends the sources S are arranged and extends outside the sources S at both ends of the transistor cell block CB. - 特許庁
第2の初段ソース接地MOSFET53のゲート端子を入力側伝送線路2に接続し、ドレイン端子を第2の後段ソース接地MOSFET54のゲート端子に接続し、第2の後段ソース接地MOSFET54のドレイン端子を出力側伝送線路4に接続し、ダーリントン増幅器を構成する。例文帳に追加
A Darlington amplifier is constituted by connecting a gate terminal of a second primary stage source grounding MOSFET 53 with a transmission track 2 on the input side, connecting a drain terminal with a gate terminal of a second rear stage source grounding MOSFET 54 and connecting a drain terminal of the second rear stage source grounding MOSFET 54 with a transmission track 4 on the output side. - 特許庁
第1の初段ソース接地MOSFET51のゲート端子を入力側伝送線路1に接続し、ドレイン端子を第1の後段ソース接地MOSFET52のゲート端子に接続し、第1の後段ソース接地MOSFET52のドレイン端子を出力側伝送線路3に接続し、ダーリントン増幅器を構成する。例文帳に追加
A Darlington amplifier is constituted by connecting a gate terminal of a first primary stage source grounding MOSFET (metal oxide semiconductor field effect transistor) 51 with a transmission track 1 on the input side, connecting a drain terminal with a gate terminal of a first rear stage source grounding MOSFET 52 and connecting a drain terminal of the first rear stage source grounding MOSFET 52 with a transmission track 3 on the output side. - 特許庁
これにより、セルの電流キャラクタライズ時に電源ソースからセルに流れる電流I1が、電源ソース側からだけではなく、電源側負荷容量Cpからも供給される形になり、電源ソースから供給される電流I1が小さくなり、実際の電流経路により近い状況をモデル化できる。例文帳に追加
Thus, a current I1 flowing from a power source to the cell when performing current characterization of the cell is supplied not only by the power source side but also by the power source side load capacitances Cp, the current I1 to be supplied by the power source becomes small, and a situation which is closer to a real current path can be modelled. - 特許庁
ネットワークシステムにおいて、(リソースの)利用側機器が、(リソースの)保有側機器のリソースが使用中であるために、あるコンテンツの視聴や録画を行うことができなかった場合に、該当のコンテンツの視聴や録画が可能になった時点で、ユーザに報知したり、該当のコンテンツの視聴や録画を自動的に開始することができるようにする。例文帳に追加
To provide a network system in which, when it becomes possible to view or record contents when a user side apparatus (of a resource) in the network system cannot view or record the contents because the resource of a possessor side apparatus (of the resource) is in use, a user is informed of the above state or the user side apparatus automatically starts viewing or recording of the corresponding contents. - 特許庁
クライアント側のソースツリーの状態・ 設定ファイルの指定に従い、サーバによって更新情報が素早く生成されます。例文帳に追加
Updates are generated on the fly by the server, according to what you have and what you want to have. - FreeBSD
これらの文字の 1 つを入力すると、ソースエディタが自動的に対応する閉じる側の文字を挿入します。例文帳に追加
When you type one of these characters, the Source Editor automatically inserts the closing character. - NetBeans
大括弧、小括弧、引用符の閉じる側の文字が自動的に補完される機能がソースエディタに追加されました。例文帳に追加
TheSource Editor now automatically closes all open parentheses, brackets,and quotes. - NetBeans
開いている任意のドキュメントのタブをソースエディタの左側または底部にドラッグ ドロップすると、複数のドキュメントを一度に表示できます。例文帳に追加
Drag and drop any open document tab to the bottom or left margin of the Source Editor to viewmultiple documents at once. - NetBeans
ソースツリー区画は左側にあり、ビジネスプロセスのデータ変数やパートナーリンクにアクセスするためのツリーコンポーネントを含みます。例文帳に追加
The source tree pane is placed on the left and contains a tree component that provides access to a business process's data variables and partner links. - NetBeans
ソースエディタの右側の余白には、上から下に向かって、ファイル全体に行われた変更の概要が表示されます。例文帳に追加
The Source Editor's right margin provides you with an overview that displays changes made to your file as a whole, from top to bottom. - NetBeans
ソース行がルーチンの一部である場合は、ルーチンの残りの行を実行して、ルーチンの呼び出し側に制御を返します。 一時停止。例文帳に追加
If the source line is part of a routine, executes the remaining lines of the routine and returns control to the caller of the routine. - NetBeans
ソースエディタ区画間のドキュメントの移動。 ドキュメントのタブをつかんで、受け側区画のタブの並びにドラッグします。例文帳に追加
Move documents between Source Editor partitions.Grab the document tab and drag it to the row of tabs in the destination partition. - NetBeans
関数の呼び出し側はウィジェット内で使われているリソース表現型に基づき、この領域の割り当てと解放を行わなければならない。例文帳に追加
It is the caller'sresponsibility to allocate and deallocate this storage according to the size of the resource representation type used within the widget. - XFree86
ゲート電極4の両側における半導体基板1には、ソース・ドレイン領域8が形成されている。例文帳に追加
Source/drain regions 8 are formed on both sides of the gate electrode 4 of the semiconductor substrate 1. - 特許庁
半導体層の上に、ゲート電極から相互に反対側に離れて、ソース電極及びドレイン電極が形成されている。例文帳に追加
A source electrode and a drain electrode are oppositely formed on the semiconductor layer so as to be spaced apart from the gate electrode. - 特許庁
ソース電極とドレイン電極との間の、上側電子供給層の上に、ゲート電極が配置されている。例文帳に追加
Between the source electrode and the drain electrode, a gate electrode is arranged on the upper side electron supply layer. - 特許庁
半導体基板1の表面中であって、ゲート電極4の両側にソース/ドレインを形成するための不純物イオンを注入する。例文帳に追加
Impurity ions are implanted onto both sides of the electrode 4 on the surface of the substrate 1 to form a source and a drain. - 特許庁
ゲート電極の両側に、電子走行層とオーミック接続されたソース電極及びドレイン電極が配置されている。例文帳に追加
A source electrode ohmic-connected to the electron transit layer and a drain electrode are arranged on both sides of the gate electrode. - 特許庁
導電性スペーサ及びダミースペーサの外側のシリコン基板内にはソース及びドレイン領域が形成されている。例文帳に追加
In addition, source and drain regions are formed in the silicon substrate on the outside of the conductive spacer and dummy spacer. - 特許庁
フェンス値が等しい場合(および特定の値よりも大きい場合)は、制御側リソースは他のメタデータに基づいて決定される。例文帳に追加
When the fence value is equal to and larger than a specific value, the control-side resource is determined based on other metadata. - 特許庁
ドレイン/ソース領域とゲート電極の上面および露出した側壁部を覆うように金属膜を堆積させる。例文帳に追加
A metal film is deposited to cover the tops of the drain/source regions and the gate electrode and the exposed sidewalls. - 特許庁
浮遊ゲートFGの両側に対応する半導体基板11内にソース又はドレイン領域としての拡散層S/Dが形成されている。例文帳に追加
A diffusion layer S/D for use as a source or drain region is formed in the semiconductor substrate 11 corresponding to both sides of the floating gate FG. - 特許庁
半導体層4のチャネル領域の両側にソース電極5及びドレイン電極6が配置され、TFTが形成されている。例文帳に追加
On both sides of the channel area of the semiconductor layer 4, a source electrode 5 and a drain electrode 6 are arranged to form a TFT. - 特許庁
半導体層11bの両側には、n+Si層11cを介してソース電極11dとドレイン電極11eとが形成される。例文帳に追加
A source electrode 11d and a drain electrode 11e are formed on both sides of the semiconductor layer 11b via an n+Si layer 11c. - 特許庁
次に基板81に対して斜めにイオン注入し浅いソース−ドレイン拡散層131をゲート側壁101下に形成する。例文帳に追加
Then ions are implanted obliquely into the substrate 81, to form a shallow source/drain diffusion layer 131 under the gate sidewall 101. - 特許庁
コンタクト層5の上からメサ部の側面上に亘って、ソース電極層6およびドレイン電極層7が形成されている。例文帳に追加
A source electrode layer 6 and a drain electrode layer 7 are formed from the upper part of the contact layer 5 to the lower part of the side surface of the mesa part. - 特許庁
ソース領域10とドレイン領域11との間の単結晶シリコン層3の表面側はチャネル層3aとして機能する。例文帳に追加
The surface side of the single-crystal silicon layer 3 between the source region 10 and the drain region 11 functions as a channel layer 3a. - 特許庁
浮遊ゲートFGの両側に位置する半導体基板11内にソース又はドレイン領域としての拡散層が形成されている。例文帳に追加
Diffusion layers as source or drain regions are formed in the semiconductor substrates 11 positioned on both sides of the floating gate FG. - 特許庁
ゲート部とソース・ドレイン部とを有する半導体素子であって、ゲート部は、ゲート電極の側部にサイドウォールを備える。例文帳に追加
In a semiconductor element having a gate and a source/drain, the gate is provided with a side wall at the side of the gate electrode. - 特許庁
ソース/ドレイン領域が積層ゲート電極6のY方向両脇で且つシリコン酸化膜8の上側に形成されている。例文帳に追加
A source/drain region is formed on both sides of the Y direction of a laminated gate electrode 6 and on the upper side of the silicone oxide film 8. - 特許庁
ソース/ドレイン電極の下側のポテンシャル障壁を低くすることにより、寄生抵抗の増大を防止することを目的とする。例文帳に追加
To prevent increase in parasitic resistance by lowering potential barrier in the lower side of source/drain electrodes. - 特許庁
また、ソース電極17は、切欠部7およびその両側の領域における画素電極2の下辺部のほぼ全域と重ね合わされている。例文帳に追加
Further, a source electrode 17 is superposed on nearly the entire area of the lower-side part of pixel electrodes 2 in the notched part 7 and areas on both its sides. - 特許庁
ゲート電極13両側近傍の半導体領域11にN型の不純物領域で構成されるソースS、ドレインD設けられている。例文帳に追加
A source S and a drain D comprising an N type impurity region are provided in the semiconductor region 11 in the vicinity of both sides of the gate electrode 13. - 特許庁
ダイオード6のカソードはFET2のソースと接続され、そのアノードは二次電池1の負極側と接続される。例文帳に追加
The cathode of a diode 6 is connected to the source of the FET 2 and the anode is connected to the negative pole side of the secondary battery 1. - 特許庁
これによりスペーサのエッジと2つのソース・ドレイン領域10のエッジとを幅方向両側で離す。例文帳に追加
Consequently, the edge of the spacer and the edge of the source-drain region 10 are separated on both the sides in the width direction. - 特許庁
エピタキシャル層3において、その表面31およびコンタクトトレンチ11の側面12に沿うソース領域9を形成する。例文帳に追加
The epitaxial layer 3 has a source region 9 formed along its surface 31 and a side surface 12 of the contact trench 11. - 特許庁
シリコン基板100におけるゲート電極103の両側にソース・ドレイン領域となる不純物拡散層109が形成されている。例文帳に追加
On both sides of the gate electrode 103 on the silicon substrate 100, an impurity diffusion layer 109 is formed as grown up to source and drain regions. - 特許庁
さらに、ゲート電極22の両側部における活性領域31にソース・ドレイン領域30を形成する。例文帳に追加
Furthermore, a source-drain area 30 is formed in the active area 31 on both sides of the gate electrode 22. - 特許庁
例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
© 2010, Oracle Corporation and/or its affiliates. Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners. |
Copyright (C) 1994-2004 The XFree86®Project, Inc. All rights reserved. licence Copyright (C) 1995-1998 The X Japanese Documentation Project. lisence |
Copyright 1994-2010 The FreeBSD Project. All rights reserved. license |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |