「位相補正回路」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

シンボル境界補正回路４４は、シンボル境界位置Ｎｘから基準クロックの周期以下の精度の値のみを抽出し、この値に基づき各サブキャリア毎の位相補正信号を生成する。例文帳に追加

The symbol boundary correction circuit 44 extracts only the value of the accuracy less than the cycle of a reference clock from the symbol boundary position Nx and generates a phase correction signal for each sub carrier on the basis of the value. - 特許庁

補正回路部３により補正したことで、Ｉチャネル及びＱチャネル間の利得偏差と位相偏差によるイメージ除去効果の劣化を抑制することができる。例文帳に追加

As the correction circuit 3 corrects, it is possible to suppress a degradation of the image removal effect because of the gain declination and phase declination between an I-channel and a Q-channel. - 特許庁

それぞれ電極が形成された一対の透明な基板と基板間に挟持されてベンド配向された液晶層とを備えている位相補正素子４を、光ヘッド装置のコリメートレンズ３と４分の１波長板５との間に設置し、位相補正素子４が位相補正素子制御回路１０によって電圧駆動されるようにする。例文帳に追加

The phase correcting element 4 having a pair of transparent substrates in which electrodes are formed respectively and a liquid crystal layer which is held between the substrates and is bendingly aligned is set up between a collimator lens 3 and a 1/4 wavelength plate 5 of the optical head device, and the phase correcting element 4 is voltage driven by a phase correcting element control circuit 10. - 特許庁

前記周波数誤差補正制御手段２１の位相検波回路９は、Ｉ，Ｑチャンネルベースバンド信号Ｓ４ａ，Ｓ４ｂの正規信号点からの位相ずれを検出する。例文帳に追加

A phase detection circuit 9 of a frequency error correction control means 21 detects phase deviations of I and Q channel base band signals S4a and S4b from normal signal points. - 特許庁

位相データの入力を受ける画素クロック生成回路８０は、位相データに応じて基準点灯タイミングからシフトした画素クロックＰＣＬＫを出力し、点灯タイミングが調整され、画素の位置ずれを補正する。例文帳に追加

A pixel clock generating circuit 80 receiving the phase data outputs a pixel clock PCLK shifted from the reference lighting timing depending on the phase data and positional shift of the pixel is corrected by adjusting the lighting timing. - 特許庁

データ信号に波形の乱れが生じた場合にその乱れを補正し正常な通信を実現するための、データ信号の中心位相を判定する中心位相判定回路を提供する。例文帳に追加

To provide a central phase deciding circuit for deciding the central phase of a data signal for providing normal communication by correcting the distortion of a waveform when that distortion occurs in the data signal. - 特許庁

本構成の位相遅延を用いて、書き込みクロックの位相を遅延させることにより書き込み位置をずらすことができるため、回路規模が小さくおよび低コストで書き込み位置ズレを補正することができる。例文帳に追加

The delaying of the phase of write clock by using the phase delay in this configuration can make a write position gap and the position gap can be compensated with low cost and small circuit scale. - 特許庁

周波数補正ミスをなくせ、電圧対周波数変換利得Ｋvcoを低く抑えることが可能で、ＰＬＬ位相ノイズ設計を緩和できる位相同期回路および無線通信装置を提供する。例文帳に追加

To provide a phase synchronization circuit and a radio communication device which can eradicate a frequency correction error, keep a voltage-to-frequency conversion gain Kvco low, and relax PLL phase noise design. - 特許庁

この位相シフト回路では、各移相器１０，２０における位相及び／又は振幅の規定値からのズレが補正され、広い周波数範囲にわたりほぼ同じ移相および利得特性が得られる。例文帳に追加

This phase shift circuit corrects the deviations of the phases and/or amplitudes of the phase shifters 10 and 20 from prescribed values to obtain nearly the same phase shift and gain characteristics over a wide frequency range. - 特許庁

左右反転を補正した撮像信号Ｄbaと遅延して読み出された例えば撮像信号Ｄgaとの位相差を位相差検出回路２３で検出する。例文帳に追加

A phase difference detection circuit 23 detects the phase difference between the photographing signal Dba, whose horizontal inversion is corrected and a signal such as a photographing signal Dga read with a delay. - 特許庁

クロック再生回路の再生クロック位相補正に用いる低Ｃ／Ｎでのクロック再生性能を満足するクロック位相誤差信号を得ること。例文帳に追加

To obtain a clock phase error signal satisfying clock reproducing performance at a low C/N to be used for correcting the phase of a reproduced clock in a clock reproducing circuit. - 特許庁

位相補正回路１１は、受信ビームの指向性主軸方向が探知方向と同じになるように、ローリング角およびピッチング角に基づいて各振動子３で受信される受信信号の位相を調整する。例文帳に追加

A phase correction circuit 11 adjusts the phase of a reception signal received by the respective vibrators 3 based on the rolling and pitching angles so that the directivity major axis direction of a reception beam conforms to the direction of detection. - 特許庁

構成要素の交換などが行われても、周波数が同じ第１，第２の信号の位相を同じにするように調節できる位相補正回路を提供する。例文帳に追加

To provide a phase correcting circuit capable of equally adjusting the phases of first and second signals of the same frequencies even if a constitution element is replaced and so on. - 特許庁

補正回路５２で、現在のアイの開口幅と抽出位相値４０との位置関係を抽出し、位相累積情報をクリアしてアイ開口幅を広げる。例文帳に追加

A correction circuit 52 extracts a relation of position between a current eye aperture width and an extracted phase value 40 and clears the phase accumulation information so as to extend an eye aperture width. - 特許庁

移相手段１２０と、位相比較手段１４０と、位相合成手段１６０と、第１のデューティ補正手段１７０と、バイアス発生手段２００を含みＤＬＬ回路１００を構成する。例文帳に追加

The DLL circuit 100 comprises a phase shift means 120, a phase comparison means 140, a phase synthesizing means 160, a first duty correction means 170 and a bias generator 200. - 特許庁

補正回路１３は、線形補間されたカウント値から位相差相当時間を算出し、さらに、周波数変調における周波数偏移量に対する位相差相当時間の非線形性を補償する。例文帳に追加

A correction circuit 13 calculates a phase difference equivalent time from the linearly interpolated count values and further compensates for the non-linearity of the phase difference equivalent time with respect to a frequency shift amount in frequency modulation. - 特許庁

超音波振動子１の電圧信号Ｖ１と補正用コンデンサ１０ａの電圧信号Ｖ２を増幅器２０により増幅したものとから位相合成用演算器２１により共振回路位相信号Ｖｆ２を算出する。例文帳に追加

From a voltage signal V1 of an ultrasonic vibrator 1 and a signal amplified of a voltage signal V2 of a capacitor 10a for correction by means of an amplifier 20, a resonance circuit phase signal Vf2 is calculated by means of an arithmetic tool 21 for phase synthesis. - 特許庁

位相補正回路部４０は、出力トランジスタＭ１０とカレントミラーを構成する位相補正用トランジスタＭ１１とＩ−Ｖ変換用抵抗器Ｒ４とを含み、これらの接続点に出力電圧に比例するフィードバック電圧を発生させる。例文帳に追加

The phase correcting circuit 40 includes the output transistor M10, a phase correcting transistor M11 for constituting a current mirror and an I-V converting resistor R4, and generates a feedback voltage proportional to the output voltage at their connecting points. - 特許庁

バースト信号に対して高速動作による搬送波同期を確立し、また、１６ＱＡＭ方式での搬送波の位相補正処理において、位相補正の対象シンボルを正確に選択することができるデジタル搬送波再生回路を提供する。例文帳に追加

To provide a digital carrier recovery circuit establishing carrier wave synchronization by high-speed operation with respect to a burst signal and capable of exactly selecting the symbol of a target of phase correction in a phase correction process for the carrier wave in the 16QAM system. - 特許庁

この停止動作を位相比較器の位相比較周期毎にチャージポンプ回路１０２から擬似補正パルスが出力される期間に行なうように制御信号Ｓｃｎｔにより制御して擬似補正パルスによるスプリアスを抑制する。例文帳に追加

Such stop operation is controlled by the control signal Scnt so the operation is performed during a period in which a pseudo correction pulse is outputted from a charge pump circuit 102 for each of phase comparing cycles of a phase comparator, and sprious caused by the pseudo correction pulse is suppressed. - 特許庁

クロスカップル構造を有する複数のバッファを備えて発振し、ＣＭＬレベルのクロック信号を生成することのできるリング発振器を提供し、また、基準位相クロック信号を補正して希望の周波数、及び互いに予め定められた位相差を有するマルチ位相クロック信号を生成することのできるマルチ位相クロック補正回路を提供する。例文帳に追加

To provide a ring oscillator capable of generating CML level clock signals, which is oscillated by a plurality of buffers having a cross-coupled structure, and to provide a multi-phase clock correction circuit capable of generating a multi-phase clock signal with a desired frequency and predetermined phase differences by correcting reference phase clock signals. - 特許庁

その後、タイミング補正回路７は、切り換え補正制御信号ＫＨを生成し、受信データＤと出力信号Ｖｃｏとの位相比較に切り換える制御信号ＣＳの出力が受信データＤがＬｏレベルに遷移したタイミングに補正する。例文帳に追加

Thereafter, a timing correction circuit 7 generates changeover correction control signals KH and corrects the output of control signals CS for switching to the phase comparison of the reception data D and output signals Vco to a timing at which the reception data D are shifted to an Lo level. - 特許庁

オフセット・振幅・位相に周期的な変動が含まれる２相アナログ正弦波に対して補正値の更新を無効から有効に切替える場合でも、補正値にギャップが発生せずにずれのない内挿分割データを出力するエンコーダ信号の補正回路を提供する。例文帳に追加

To provide a correction circuit of an encoder signal, capable of outputting interpolation division data having no deviation without generating a gap in a correction value, even when update of the correction value is switched from an invalid state into a valid state, with respect to a two-phase analog sine wave including periodical fluctuations in the offset, amplitude and phase. - 特許庁

正相信号用伝送路および逆相信号用伝送路を使用して前段回路出力の正相信号と逆相信号とを次段回路に伝送する差動信号伝送手段を備え、差動信号伝送手段には、上記正相信号と上記逆相信号との位相差を補正する差動信号位相差補正回路を有する。例文帳に追加

The optical transmitter/receiver comprises a differential signal transmitting means for transmitting the positive phase signal and the negative phase signal outputted from a prestage circuit to a next stage circuit using a transmission line for positive phase signal and a transmission line for negative phase signal wherein the differential signal transmitting means comprises a circuit for correcting the phase difference between the positive phase signal and the negative phase signal. - 特許庁

位相ロックループ回路内の受動素子値およびシステム利得およびチャージポンプ電流の変動を自動的に補正するスペクトル拡散クロック発生器回路を提供する。例文帳に追加

To provide a spread spectrum clock generator circuit which automatically compensates for variations in passive component values, system gain and charge pump current in a Phase Locked Loop (PLL) circuit. - 特許庁

該遅延回路１０を構成する複数の反転回路から順次出力される参照パルス信号の位相差φを単位として、温度補正された適正周期Ｄinを有する駆動パルス信号を発生させる。例文帳に追加

A driving pulse signal having a temperature-corrected proper period Din is generated using as a unit a phase difference ϕ of reference pulse signals output in order from a plurality of inversion circuits constituting the delay circuit 10. - 特許庁

そして、位相補償トランジスタＣ１と制御トランジスタＱ１のソースとの間に、定電圧回路の動作条件に応じてインピーダンスを変化させる補正回路５ａを設ける。例文帳に追加

Between the phase compensation transistor C1 and source of the control transistor Q1, a correction circuit 5a for changing impedance according to operation condition of the constant voltage circuit. - 特許庁

位相補正回路２２は、ＣＰＵ１９からの回転角データによって適正に制御され、信号処理回路２３で得られたビット誤り率データ（ＢＥＲ）がＣＰＵ１９に入力されるように構成されている。例文帳に追加

The phase correction circuit 22 is properly controlled by rotation angle data from the CPU 19 and bit error rate data (BER) obtained by the signal processing circuit 23 are given to the CPU 19. - 特許庁

基地局からの信号受信レベルやフェージングの程度に応じて、いずれかのパイロットシンボルに基づくチャネル推定値が選択回路５６で選択され、データ復調のため位相補正回路５８に与えられる。例文帳に追加

A selection circuit 56 selects a channel estimate value on the basis of either of the pilot symbols depending on a degree of a signal reception level or a fading from a base station and gives the selected value to the phase correction circuit 58 for data demodulation. - 特許庁

従来技術に比較して回路構成が簡単であってサイズが小さく、しかも高精度で位相補正することができるクロック生成回路を提供する。例文帳に追加

To provide a clock generation circuit that implements a simpler circuit configuration, a more compact size and a more accurate phase correction than prior art. - 特許庁

そのカウント値と目標値との差が比較結果生成回路４で求められ、その差を補正するための位相データがデータ生成回路５で生成される。例文帳に追加

Difference of the count and a target value is determined by a comparison result generating circuit 4 and phase data for correcting the difference is generated from a data generating circuit 5. - 特許庁

絶縁入出力回路による励磁信号位相遅れを補正することで，電磁ノイズにロバストで正確にレゾルバを模擬することが可能なレゾルバ模擬回路を提供する。例文帳に追加

To provide a resolver simulation circuit which is robust against electromagnetic noise and capable of accurately simulating a resolver by compensating for phase delays in magnetization signals attributable to insulation input/output circuits. - 特許庁

スレーブＤＬＬ回路１２の位相調整回路３１は、第１段数データＤｓ１が２つの値の間で遷移している場合、第１段数データＤｓ１の変化に応じた補正を行って第２段数データＤｓ２を生成する。例文帳に追加

A phase adjustment circuit 31 of the slave DLL circuit 12 performs correction corresponding to a change in the first stage number data Ds1 to generate second stage number data Ds2 when the first stage number data Ds1 transits between two values. - 特許庁

第４の回路２１ｄは、第３の回路２１ｃにより検出された位相ずれに応じて同相信号または直交信号の少なくとも一方を補正する。例文帳に追加

A fourth circuit 21d is configured, to correct at least one of the in-phase signal and the orthogonal signal, according to the phase shift detected by the third circuit 21c. - 特許庁

これにより、フィルタ回路３８による９０°遅れ分と、負荷による出力電流の位相角分と、フィルタ回路３８固有のＬ分とを考慮したデータ補正がなされる。例文帳に追加

With this constitution, the data is subjected to correction, taking into consideration a 90° delay portion caused by a filter circuit 38, a phase angle of an output current determined by a load, and a characteristic L portion of the filter circuit 38. - 特許庁

部品点数を増やすことなく位相補正のできる平衡出力回路、周波数逓倍回路およびそれを用いた電子装置を提供することを目的とする。例文帳に追加

To provide a balancing output circuit, a frequency multiple circuit, and an electronic device using it which can perform phase correction without increasing the number of parts. - 特許庁

一つの実施形態の全デジタル位相ロックループ９０には、デジタル周波数比較器１、グリッチ発生期間検出回路２、グリッチ補正回路３、累積器４、ループフィルタ５、及びＤＣＯ６が設けられる。例文帳に追加

In an all digital phase locked loop 90 according to an embodiment, a digital frequency comparator 1, a glitch generation period detection circuit 2, a glitch compensation circuit 3, an accumulator 4, a loop filter 5, and a DCO 6 are provided. - 特許庁

又は、振動センサ２７からの振動信号に基づいて力補正指令発生回路２８により力補正指令信号を発生させ、この力補正指令信号を前記能動型磁気軸受装置の磁気軸受制御回路１０の位相補償回路の出力側に加えて振動フィードバック制御を行い、前記振動を打消すように構成した。例文帳に追加

Or this machine allows a force correction command issue circuit 28 to issue a force correction command signal based on the vibration signal of the vibration sensor 27, applies the force correction command signal to the output side of the phase compensation circuit of the magnetic bearing control circuit 10 of the active magnetic bearing device so as to perform vibration feedback control and absorb the vibration. - 特許庁

比較器22では、不一致ビット数112と誤り許容メモリ20に格納されている誤り許容ビット数114とを比較して位相検出信号116を生成し、タイミング制御回路24では位相検出信号116に基づいてデータ取り込みクロック120の位相を補正する。例文帳に追加

A comparator 22 compares the mismatched bit number 112 with an error permission bit number 114 stored in an error permission memory 20 to generate a phase detection signal 116, and a timing control circuit 24 corrects the phase of a data incorporating clock 120 on the basis of the signal 116. - 特許庁

参照信号S_Tとフィードバック信号S_Fの位相差を小さくする移相値ω1を求め、この移相値ω1により参照信号S_T又はフィードバック信号S_Fの位相を補正した後に歪補償係数の演算を行わせる位相調整回路10を設ける。例文帳に追加

A phase adjusting circuit 10 is installed wherein a phase-shift value ω1 which reduces difference between phases of the reference signal ST and the feedback signal SF is obtained, phase of the reference signal ST or the feedback signal SF is compensated by using the phase-shift value ω1, and operation of the distortion compensating coefficient is performed. - 特許庁

位相変調により一次変調の初期位相を変更する場合に、高価な部品や複雑な回路構成を用いることなく、最大瞬時電力を低下させることができ、かつ歪みがなく受信時の位相回転を補正できるＯＦＤＭ信号を送信することができるＯＦＤＭ送信装置を提供する。例文帳に追加

To provide an OFDM transmitter that can reduce a maximum instantaneous power and transmit an OFDM signal whose phase rotation at reception can be corrected without distortion, without the need for employing an expensive component, and without adopting a complicated circuit configuration in the case of revising an initial phase of primary modulation by phase modulation. - 特許庁

第１の通信機１の復調部２は、周波数誤差処理回路１１のＡＦＣ１３を用いてＯＦＤＭ信号の周波数誤差Δｆに応じた位相差Δθを算出すると共に、位相回転器１４を用いてこの位相差Δθの補正を行う構成となっている。例文帳に追加

A demodulation portion 2 of a first communication device 1 comprises a configuration in which a phase differential Δθ according to a frequency error Δf of an OFDM signal is computed using an AFC 13 in a frequency error processing circuit 11 and the phase differential Δθ is corrected using a phase rotator 14. - 特許庁

位相回転量検出器１０は、位相補正演算回路４から出力されるパイロットシンボルの各キャリアの複素信号などに基づき、そのパイロットシンボルの各キャリアの位相回転量を求め、その求めた位相回転量が所定値以上の場合に、伝送路特性更新回路８に更新指令を出力する。例文帳に追加

A phase rotation quantity detector 10 finds a phase rotation quantity of each carrier of a pilot symbol outputted from a phase-correcting arithmetic circuit 4 on the basis of the complex signals of the carriers of the pilot symbol or the like and when the found phase rotation quantity is a predetermined value or more, an updating command is outputted to a transmission line characteristic updating circuit 8. - 特許庁

電圧指令制御回路12は、モータの回転数ωに基づいて基準の負荷重量における電圧位相進め角ψｏを導出した後、電圧振幅指令Ｖａに基づき前記位相進め角ψｏに補正を施して負荷重量に応じた位相進め角ψを導出する位相進め角導出回路12aを具えている。例文帳に追加

The voltage command control circuit 12 has a phase lead angle taking-out circuit 12a which, after a voltage phase lead angle ψo for a reference load weight is taken out according to the revolution ω of the motor, corrects the phase lead angle ψo according to the voltage amplitude command Va to take out a phase lead angle ψ corresponding to a load weight. - 特許庁

本発明の位相補正回路は、第１の信号経路であるアンテナ１１からバッファ回路１４までを経由した第１の信号の位相と、第２の信号経路であるアンテナ２１、入力回路２２を経由した第２の信号の位相とをミキサ１５の入力端ＲＦ，Ｌｏにおいて一致、即ち、出力端１７の電圧を最大にする。例文帳に追加

This phase correcting circuit equalizes the phase of a first signal passed through up to a buffer circuit 14 from an antenna 11 as a first signal path and the phase of a second signal passed through an antenna 21 as a second signal path and an input circuit 22 at input terminals RF and Lo of a mixer 15, namely, maximizes a voltage at an output terminal 17. - 特許庁