「位相補正回路」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

受信データのエラーを検出する受信エラー検出手段１０７と、受信エラー検出手段１０７の検出結果により受信信号の受信可能パルス幅範囲を切り替える位相補正回路１０８とを有する。例文帳に追加

The information equipment is provided with a reception error detecting means 107 for detecting an error in reception data and a phase correcting circuit 108 for changing-over the receivable pulse width range of a reception signal through the use of a detection result by the reception error detecting means 107. - 特許庁

送信用発振回路（ＴＸＶＣＯ２４０）のＫＶ特性のばらつきを、位相制御ループ内のチャージポンプ（２３７）の電流Ｉcpを調整することで補正するようにした。例文帳に追加

The semiconductor integrated circuit for the communication corrects an unevenness of KV characteristics of the oscillation circuit for transmitting (TXVCO 240) by regulating current Icp of a charge pump (237) in a phase control loop. - 特許庁

高周波インバータおよび半波倍電圧整流回路その他の部位で発生する位相遅れおよび非線形歪を補正して低歪の出力電流を供給できるコンバータを提供する。例文帳に追加

To provide a converter which can supply low distortion output current by compensating for phase delay and nonlinear distortions developed in the high frequency inverter and half-wave voltage doubling rectifying circuit and the other portion. - 特許庁

液晶装置等の電気光学装置において、位相差補正回路に起因した、電源電位におけるノイズ等の信号ノイズを低減し、高品位な表示を行う。例文帳に追加

To perform high quality display by reducing signal noise such as noise in power source potential caused by a phase difference correction circuit in an electrooptical apparatus such as a liquid crystal display. - 特許庁

これにより、推定されたフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）は位相回転が補正されており、等化を行う信号に対応しているから、ＦＩＲフィルタ回路１４において正常に等化を行うことが可能となる。例文帳に追加

As a result, the estimated filter coefficient W'(k, x+y) is corrected in terms of phase rotation and corresponds to a signal for equalization, thus normally performing equalization in the FIR filter circuit 14. - 特許庁

第一校正部２０では、比較回路４３で求めた位相差、および最大振幅の差が０、あるいは規定値以下となるように、角速度センサ１０の検出結果の利得補正の設定値を変更する。例文帳に追加

In a first calibration part 20, the setting value of the gain correction of the detected result of the angular rate sensor 10 is changed so that the phase difference and the difference of the maximum amplitudes obtained in the comparator circuit 43 become 0 or a stipulated value or less. - 特許庁

上記伝送路を経由して上記前段回路から上記次段回路に入力される上記正相信号および上記逆相信号を上記各フリップフロップでリタイミングすることにより上記正相信号と上記逆相信号との位相差を補正する。例文帳に追加

Phase difference between the positive phase signal and the negative phase signal is corrected by retiming the positive phase signal and the negative phase signal, inputted from the prestage circuit to the next stage circuit through the transmission line, at each flip-flop. - 特許庁

回路配線の微細化が進み、ウエハの回路作製に光近接効果と同補正を必要とし、位相シフトマスクの使用を必要とするレベルにおいて、設計条件に対応し且つ実用レベルで評価できるテスト設計パタンを提供する。例文帳に追加

To provide a design pattern capable of evaluating depending on the design conditions at a level requiring phase shift mask and a light proximity effect in manufacture a circuit of a wafer following the advanced microminiaturization of circuit wirings. - 特許庁

クロストーク補正回路２０は、クロストーク成分ＣＲに基づいてクロスキャンセル位相ゲイン制御回路８、波形処理部１８およびＤ／Ａ変換器１９により得られたクロスキャンセル電流ＣＩ２を垂直偏向電流ＳＩに重畳する。例文帳に追加

A crosstalk correction circuit 20 superimposes a cross cancel current CI2 obtained by a cross cancel phase gain control circuit 8, a waveform processing section 18, and a D/A converter 19 on the basis of the crosstalk component CR onto the vertical deflection current SI. - 特許庁

制御回路内の正弦波基準波形を第２インバータ入力電圧波形で除算して得た補正基準波と、搬送波とで第２インバータ１５のパルスパターンを生成することにより、位相特性と増幅特性において高速且つ高精度の出力電流フィードバック回路を不要とする例文帳に追加

By generating the pulse patterns of a second inverter 15 with correcting reference waves, obtained by dividing sine-wave reference waveforms in a control circuit by a second inverter input voltage waveforms and carrier waves, a high-speed and high-precision output current feedback circuit is made unnecessary in phase response and transfer characteristics. - 特許庁

さらに、上記差動信号位相差補正回路は、上記次段回路の正相信入力部および逆相信号入力部それぞれに独立したフリップフロップを有し、上記２つのフリップフロップを外部から入力されるデータ信号に同期したクロック信号で動作させる。例文帳に追加

The differential signal phase difference correcting circuit is provided with independent flip-flops at the positive phase signal input section and the negative phase signal input section of the next stage circuit and these two flip-flops are operated with a clock signal synchronized with a data signal being inputted externally. - 特許庁

再生信号ＳMOに生じる非対称な波形歪みを波形等化回路１５６で補正することで、２値化回路１５７で２値判別を行う際の位相及び振幅のマージンが大きくなり、再生データＰＤの誤り率を低減することが可能となる。例文帳に追加

The margins of the phase and amplitude at the time when the binary discrimination is made in the binarization circuit 157, are expanded by correcting the asymmetric waveform torsion generated in the reproduced signal SMO by the waveform equalizing circuit 156, then the reduction of the error rate of the reproduced data PD is attained. - 特許庁

定常時での緩やかなで安定した周波数引き込み特性と、入力信号の急変時の応答性のよい周波数引き込み特性とを両立させ得る位相同期ループ回路、時間軸補正回路および方法、ならびに画像表示装置を提供する。例文帳に追加

To provide a phase-locked loop circuit, a time base correcting circuit and method, and an image display device in which smooth and stable frequency pull-in characteristics at ordinary time are compatible with frequency pull-in characteristics of excellent responsiveness in the case of a sudden change in an input signal. - 特許庁

受信信号伝送経路のもう１つは、スイッチング素子５６および受信側位相補正回路８１を介して、８１０〜８４３ＭＨｚ（ＰＤＣ８００のＣ／Ｄ帯）が通過帯域であるバンドパスフィルタ３９の直列回路にて構成されている。例文帳に追加

The other of the reception signal transmitting paths consists of a serial circuit of a switching circuit 56 and a band-pass filter 39 having a pass band of 810-843 KHz (C/D bands of the PDC 800) via a receiver side phase correcting circuit 81. - 特許庁

磁束位置補正器１３では、電流指令値ｉγ^*とｉδ^*を入力し、２次誘導起電力と２次電流との位相差である２次回路力率角θ^_rを推定し、第１の磁束位置推定値θ^から２次回路力率角推定値θ^_rを差し引いて第２の磁束位置θ^_cとして出力する。例文帳に追加

A magnetic flux position correction device 23 inputs current instruction values iγ* and iδ*, estimates a secondary circuit power factor angle θ r being a phase difference between secondary induction electromotive force and secondary current, and subtracts the secondary circuit power factor angle estimation value θ r from the first magnetic flux position estimation value θ to be output as a second magnetic flux position θ c. - 特許庁

外部の測定装置を用いることなく、位相制御ループと振幅制御ループを有する送信回路の振幅ループ帯域のばらつきを検出して補正することができる通信用半導体集積回路（高周波ＩＣ）を提供する。例文帳に追加

To provide a semiconductor integrated circuit (high frequency IC) for use in communication capable of detecting variations a loop gain of an amplitude control loop and correcting a loop band of a transmission circuit including a phase control loop and an amplitude control loop without the need for using an external measurement device. - 特許庁

また、差動入力回路部と出力回路部とを接続する入力信号線には、外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を接続する。例文帳に追加

Each one end of internal impedance elements for phase correction which respectively correspond to a plurality of pole frequencies to be calculated in response to the estimation range of an exterior load capacity and a frequency to be treated is connected to an input signal line for connecting the differential input circuit part and the output circuit part. - 特許庁

まず、映像信号補正回路３０３は、映像信号を水平コンバーゼンス調整データ３００の値分位相を変化させて水平方向のミスコンバーゼンスを補正し、映像信号の１ライン分の映像信号の走査順序を垂直コンバーゼンス調整データ３００の値分変化して垂直方向のミスコンバーゼンスを補正する。例文帳に追加

First a video signal correction circuit 303 corrects mis- convergence in a horizontal direction by changing a phase of a video signal by a value of a horizontal convergence adjustment data 300 and corrects mis- convergence in a vertical direction by changing a scanning sequence of the video signal of one line by the value of a vertical convergence adjustment data 300. - 特許庁

そして、その振幅Ａ１がゼロとなり、位相ずれφ１が−９０°となるように電流検出回路３８〜４２による検出電流Ｉｕのオフセット補正係数ｂｕ及び検出電流Ｉｗのオフセット補正係数ｂｗを調整すると共に、振幅Ａ２がゼロとなるように検出電流Ｉｗのゲイン補正係数ａｗを調整する。例文帳に追加

An offset correction factor bu of a detected current Iu and an offset correction factor bw of a detected current Iw by current detection circuits 38 to 42 are adjusted so that the amplitude A1 can be zero and the phase shift ϕ1 becomes -90°, and a gain correction factor aw of the detected current Iw is adjusted so that the amplitude A2 can be zero. - 特許庁

タイミング同期回路１３は、ガードインターバルの相関ピーク値に対してフィルタリングを行いシンボル境界値Ｎｘを推定するシンボル境界算出回路４３と、シンボル境界位置Ｎｘに基づきクロック位相誤差を算出するシンボル境界補正回路４４と、ＦＦＴ演算のためのスタートフラグを発生するスタートフラグ生成回路４５とを有している。例文帳に追加

The timing synchronizing circuit 13 is provided with a symbol boundary calculation circuit 43 for performing filtering to the correlation peak value of a guard interval and estimating a symbol boundary value Nx, a symbol boundary correction circuit 44 for calculating the clock phase error on the basis of the symbol boundary position Nx and a start flag generation circuit 45 for generating a start flag for an FFT operation. - 特許庁

クラッタ成分を成すデータ間の瞬時的な位相変化を推定し、その瞬時的な位相変化量に応じてドプラ信号の位相変化を補正する処理と等価あるいは近似な処理をフィードバック系のない単純な回路方式で行うことが可能なウォールフィルタを備えた超音波診断装置を提供することである、例文帳に追加

To provide an ultrasonic diagnostic apparatus having a wall filter estimating an instantaneous phase change between data constituting clutter components and performing a processing equivalent or approximate to a processing correcting the phase change of Doppler signals according to the instantaneous phase change amount by a simple circuit method without a feedback system. - 特許庁

クラッタ成分を成すデータ間の瞬時的な位相変化を推定し、その瞬時的な位相変化量に応じてドプラ信号の位相変化を補正する処理と等価あるいは近似な処理をフィードバック系のない単純な回路方式で行うことが可能なウォールフィルタを備えた超音波診断装置を提供することである。例文帳に追加

To provide an ultrasonic diagnostic device provided with a wall filter capable of estimating an instantaneous phase change between data constituting clutter components, and capable of performing processing equivalent or approximate to processing for correcting a phase change of a Doppler signal, in response to an instantaneous phase change amount thereof by a simple circuit system with no feedback system. - 特許庁

受信モード選択信号Ｓ_ｍｓｗにより、スペクトラム拡散モードと非スペクトラム拡散モードにおいて、位相誤差信号Ｓ_ｐ_ｅｒｒ及び位相回り推定回路のパラメータを切り替え、非スペクトラム拡散モードでは１チップ周期で相関器入力前に位相補正を行うことにより、簡単な構成で、スペクトラム拡散モード及び非スペクトラム拡散モードにおける周波数オフセット補償を実現する。例文帳に追加

With a reception mode select signal Smsw, a phase error signal Sperr and parameters of the phase rotation estimating circuit are switched in spread spectrum mode and nonspread spectrum mode, and phase correction is performed in one-chip cycles before inputting to the correlator so as to realize frequency offset compensation in the spread spectrum mode and nonspread spectrum mode. - 特許庁

ユーザが入力部６にて入力した印加周波数設定値から算出された位相ステップ量ΔPhaseに対して、CPU15の処理により該位相ステップ量ΔPhaseを位相検波回路１０のLPF８、９でカットオフできる周波数に補正することで、第１のDDS２ａ及び第２のDDS２ｂでのジッタの発生の影響を抑制する。例文帳に追加

With respect to a phase step amount ΔPhase calculated from an applied frequency setting value input by a user at an input part 6, a CPU 15 performs processing to suppress the effect of jitter occurrence in the first and second DDSs 2a and 2b by correcting the step amount ΔPhase into a frequency that can be cut off by LPFs 8 and 9 of a phase detection circuit 10. - 特許庁

遷移タイミングを指示する位相データ２１と、高周波クロック生成回路２０で生成された高周波クロックとの比較結果を基に、画素クロック制御回路２３は画素クロックの遷移タイミングを可変にし、画素クロックの位相をシフトさせた信号を光源２４に入力することにより、ビームスポット位置を補正する。例文帳に追加

A pixel clock controlling circuit 23 makes the transition timing of pixel clocks variable based on the comparison result between phase data 21 that instruct the transition timing and high frequency clocks generated by a high frequency clock generating circuit 20 and beam spot position is corrected by inputting the signals, in which the phases of the pixel clocks are shifted, into a light source 24. - 特許庁

レジスタ２３の周期データの更新が停止しているときであって、位相差検出回路３１が、書き込みアドレスと読み出しアドレスとの位相差が所定の許容範囲を越えたことを示したときには、補正データによりレジスタ２３を更新するとともに、レジスタ出力を累積加算回路２４に供給して読み出しアドレスを形成する。例文帳に追加

When the updating of the period data of the register 23 is being stopped and a phase difference detecting circuit 31 indicates that the phase difference between a writing address and a reading address exceeds a prescribed allowable range, the register 23 is updated by correction data and the register output is supplied to the circuit 24 to form a reading address. - 特許庁

ＦＦＴ取り込み開始ポイントの異なる２つの出力信号を第１および第２のＦＦＴ部４，７に与え、それぞれにおいて周波数領域への変換を行った後、両出力信号間の周波数領域での位相差を位相補正回路８にて無くし、両出力信号を合成回路９にて合成する。例文帳に追加

Two output signals with different FFT (fast Fourier transform) fetch starting points are provided to first and second FFT parts 4, 7, conversion to frequency areas are performed in the respective parts, after that, phase difference in a frequency area between both output signals is eliminated by a phase compensation circuit 8 and both output signals are synthesized by a synthesizing circuit 9. - 特許庁

カメラ一体型８mmビデオテープレコーダ１のATF位相エラー演算回路１７は、磁気テープ１１の記録データを再生する場合、磁気テープ１１の記録トラックに対する、磁気ヘッド１２によるトレースのATF位相エラーを検出し、スピードずれ量及び補正量演算回路１８に供給する。例文帳に追加

By an arithmetic circuit 17 for ATF phase error of a camera incorporated type 8 mm video tape recorder, when the recorded data of the magnetic tape 11 are reproduced, the ATF phase error of the trace by a magnetic head 12 against the recorded track of the magnetic tape 11 is detected and supplied to an arithmetic circuit 18 for amounts of speed shift and correction. - 特許庁

電圧制御型ＳＡＷ発振器４を構成するＳＡＷ共振子１５の出力部にＬＣ共振回路からなるタンク回路１６を設け、このタンク回路素子の温度特性を利用してＳＡＷ共振子１５の共振信号の位相変化をキャンセルすることにより、ＳＡＷ共振子１５の周波数偏差−温度特性を補正する。例文帳に追加

By providing a tank circuit 16 composed of an LC resonance circuit on the output part of a SAW resonator 15 constituting a voltage controlled SAW oscillator 4 and canceling the phase change of the resonance signals of the SAW resonator 15 by utilizing the temperature characteristics of the tank circuit element, the frequency deviation / temperature characteristics of the SAW resonator 15 are corrected. - 特許庁

電力変換器の直流電圧から出力可能な電圧の大きさを演算し、出力電圧演算回路から出力される位相はそのままにして、出力電圧の大きさを出力可能な電圧で制限するように、励磁電流制御回路及びトルク電流制御回路への入力を補正する。例文帳に追加

The magnitude of a voltage which can be outputted from a DC voltage of an electric power converter is computed, a phase outputted from an output voltage computing circuit is left as it is, and inputs to an exciting current control circuit and to a torque current control circuit are compensated so as to restrict the magnitude of the output voltage by the voltage which can be outputted. - 特許庁

シフトレジスタ５１、位相差補正回路１０８及び論理回路５２を互いに異なる電源で駆動することにより、例えばシフトレジスタ５１に供給されるクロック信号ＣＬＸ及び反転クロック信号ＣＬＸＢに起因するクロックノイズが論理回路５２に伝播することがなく、クロックノイズに起因して発生するイネーブル信号の波形の歪みを低減できる。例文帳に追加

Thus, the shift register 51, phase difference correcting circuit 108, and logic circuit 52 are driven by the mutually different power sources to eliminate propagation of clock noise due to a clock signal CLK and an inverted clock signal CLXB supplied to the shift register 51, and then distortion of the waveform of an enable signal caused by clock noise is reducible. - 特許庁

液晶パネル１４及び液晶パネル１５は、分割された各電極部分を有し、液晶駆動回路１３により各電極部分の夫々の液晶の屈折率を変えることにより、収差補正及び分割のための位相分布を与える。例文帳に追加

The panel 14 and the panel 15 have respective divided electrode portions and afford the phase distributions for the purpose of the aberration correction and the division by changing the refractive indices of the respective liquid crystals of the electrode portions by a liquid crystal driving circuit 13. - 特許庁

直交補償回路１０６は、複素フィルタ１０３の後段に配置され、複素フィルタ１０３によってイメージ抑圧されたＩ信号及びＱ信号の間における希望信号の位相差誤差及び振幅誤差を打ち消すように、Ｉ信号及びＱ信号を補正する。例文帳に追加

An orthogonal compensation circuit 106 is located at a subsequent stage of the complex filter 103, and corrects the I and Q signals to cancel a phase difference error and an amplitude error of the desired signals between the I and Q signals whose images are suppressed by the complex filter 103. - 特許庁

ＰＬＬ回路１は、信号を遅延する遅延閉ループ１９により発振信号を生成するリング発振部２と、位相比較部３、チャージポンプ４、平滑フィルタ５、平滑電流源６、遅れ成分フィルタ７、および補正電流源８を有する。例文帳に追加

A PLL circuit 1 has: a ring oscillator 2 which generates an oscillation signal through a delay closed loop 19 for delaying a signal; a phase comparator 3; a charge pump 4; a smoothing filter 5; a smoothing current source 6; a delay component filter 7; and a correction current source 8. - 特許庁

温度変化に対する振動子の感度の補正量を連続的に加味したセンサ出力信号Ｖｓ及びセンサ反転出力信号Ｖｓバーを、角速度検出部４０の位相差検出手段２０で選択して第１および第２の積分平滑回路３１Ａ，３１Ｂに出力する。例文帳に追加

A sensor output signal Vs to which correction amount of sensitivity of the vibrator to temperature change is added continuously, and a sensor inversion output signal Vs bar are selected by a phase difference detecting means 20 of an angular velocity detecting part 40, and outputted to a first and a second integration smoothing circuits 31A, 31B. - 特許庁

本発明は、インバータ回路部２０Ａと、誘起電圧サンプリング部２０Ｂと、擬似誘起電圧検出部２０Ｃと、パルス位置信号検出部２０Ｄと、位相補正部２０Ｅと、通電ロジック制御部２０Ｆとを備えたセンサレス方式ブラシレスモータ１０の制御装置２０に関する。例文帳に追加

This sensorless brushless motor 10 controller 20 includes an inverter circuit 20A, an induced-voltage sampler 20B, a pseudo induced-voltage detector 20C, a pulse position signal detector 20D, a phase corrector 20E, and an energization logic control unit 20F. - 特許庁

この回路は、読み取ったデジタル信号をアナログ信号に変換し、予め決められたデータ圧縮方法により逆補正した後、位相を調整してスピーカ１６に入力し、スピーカ１６は、フィン１３の音を打ち消す音を出力する。例文帳に追加

The read digital signal is converted to an analog signal by the circuit, then, reversely corrected by a prescribed data compression method, thereafter, inputted to a speaker 16 after adjusting the phase, and the sound negating the noise of the fin 13 is outputted by the speaker 16. - 特許庁

マルチビーム方式の画像形成装置において、画像形成に用いられる用紙種に応じて用紙搬送速度が変化する場合であっても、特別な回路を必要とせずに、上記回転多面体の回転角度の的確な位相調整を行って、高精度な色ずれ補正を可能にする。例文帳に追加

To highly precisely correct color shift by performing an adequate phase adjustment for rotational angle of a rotational polyhedron without requiring a special circuit even when paper conveying speed is changed in accordance with the kind of a paper used for image formation in a multi-beam type image forming apparatus. - 特許庁

さらに、演算回路は、第１及び第２の電圧信号間の位相差に応じてＬＥＤプリントヘッドの一端を基準点として露光ユニットの他端を感光体ドラムに対して移動させてＬＥＤプリントヘッドの傾きを補正する。例文帳に追加

Additionally, the arithmetic circuit 29 corrects the inclination of the print head 22 by moving one end of the exposure unit with respect to the photoreceptor drum 21 in such a manner that the other end of the print head 22 serves as a reference point, depending on a phase difference between the first and second voltage signals. - 特許庁

カウンタ２１はこの信号のカウント値をＣＰＵ１０に与え、ＣＰＵ１０は切替器６によりサンプリングクロックの位相を制御し、カウント値に応じて周波数補正回路１１のスイッチ１４を切替えて入力映像信号の周波数特性を制御する。例文帳に追加

A counter 21 gives the count of the signals from the comparator 20 to a CPU 10, and the CPU 10 uses a changeover device 6 to control the phase of the sampling clock and selects a switch 14 of a frequency correction circuit 11 depending on the count to control the frequency characteristic of the input video signal. - 特許庁

受信器の構成要素のデバイス特性に起因して生ずる信号の振幅誤差のみならず位相誤差を正確に推定し、その誤差成分についてフィードバック制御を介在させずに高速に補正して、信号の劣化をなくすことができるようにした、信号処理回路を提供する。例文帳に追加

To provide a signal processing circuit in which signals can be prevented from being deteriorated by accurately estimating not only an amplitude error but also a phase error of the signals which may be generated due to the device characteristics of components of a receiver and quickly correcting these error components without requiring feedback control. - 特許庁

テレビジョンカメラ装置からカメラケーブルを通って、カメラ調整装置に伝送された信号を、カメラ調整装置に内蔵されているケーブル長検出回路により、信号の減衰率を検出することで、この減衰率を基に送り返し映像信号の位相のずれを補正する。例文帳に追加

The attenuation rate of a signal transmitted from a television camera device through a camera cable to a camera adjusting device is detected by a cable length detecting circuit built in the camera adjusting device, so that the deviation of the phase of a returned video signal can be corrected based on the attenuation rate. - 特許庁

これにより、比較的少ないサブキャリヤー数と少ないサンプリング数で復調データ系列が得られ、伝送速度の高速化と回路規模の縮小を基本として、DA・AD変換器の高速化をオーバーサンプリング数の増加に当てて位相振巾補正し、伝送信頼度向上させることで解決した。例文帳に追加

Consequently, the demodulated data series can be obtained with a relatively small number of subcarriers and a small number of samplings and phase amplitude correction is made by actualizing faster operation of DA and AD converters for an increase in the number of over-samplings on the basis of an increase in transmission speed and reduction of the circuit scale. - 特許庁

クロックデータリカバリー回路３では、クロック発生器３００のサンプリングクロックに応答してＡ／Ｄ変換器３０１がＡ／Ｄ変換し、順次生成の複数のデジタル出力信号はデータ補正部３０３に供給され、順次生成の複数の補正デジタル信号は位相比較器３０５に供給される。例文帳に追加

The clock data recovery circuit 3 is configured such that A/D conversion is carried out by an A/D converter 301 responding to a sampling clock of a clock generator 300, a plurality of digital output signals generated sequentially are supplied to a data correction unit 303, and correction digital signals generated sequentially are supplied to a phase comparator 305. - 特許庁

分周回路１０は、２つのＤラッチ１１及び１２が従属接続されたＴフリップフロップを用いて構成されており、前記ハイパスフィルタによって補正された差動クロック信号を入力し、補正された差動クロック信号に対して周波数が１／２であって互いに９０度の位相差を持つ４相信号を出力する。例文帳に追加

The frequency dividing circuit 10 is constituted, using a T flip-flop formed by cascading two D latches 11 and 12, and inputs the differential clock signals, corrected by the high-pass filter and outputs four-phase signals which are a half in frequency and 90° out of phase with the corrected differential clock signals. - 特許庁