「直並列変換」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

第１及び第２のＤＣーＤＣコンバータ３、５のそれぞれは入力側が互いに並列に接続され、入力平滑コンデンサ１の端子間に現れる直流電圧Ｖｉｎ、を互いに電圧値の異なる直流電圧Ｖ０１、Ｖ０２に変換して出力する。例文帳に追加

Each input sides of first and second DC-DC converters 3 and 5 are mutually connected in parallel, and a DC voltage Vin appearing across the terminals of an input smoothing capacitor 1 is converted into DC voltages V01 and V02 with mutually different voltage values. - 特許庁

電力変換器を構成する電力半導体スイッチ素子4に対し、逆直列接続したツェナーダイオード91,92とコンデンサ10との直列接続回路を並列に接続することにより、素子4のターンオフ時のサージのみならずダイオード5の逆回復時のサージをも抑制可能にする。例文帳に追加

A series connection circuit of Zener diodes 91, 92 reversely connected in series and a capacitor 10 is connected in parallel to the power semiconductor switch element 4 configuring the power converter, thereby suppressing not only surge in turning off the element 4 but also surge in reverse restoration of a diode 5. - 特許庁

系統連系インバータシステムにおいて、直流電源からの直流電力を交流電力に変換して変圧器を介さずに出力する複数のインバータ装置を互いに並列接続し、出力側の接続点と系統との間に変圧器を設けた。例文帳に追加

In the system interconnection inverter system, the plurality of the inverter devices converting DC power from a DC power supply into AC power and outputting it without going via the transformer, and the transformer is installed between a connection point of an output side and the system. - 特許庁

直流‐交流変換装置1は、４個のスイッチング素子S1〜S4と、各素子と逆並列に接続されたフリーホイールダイオードD1〜D4とを備えるブリッジ回路10と、コイルＬとコンデンサＣとが直列に接続された出力フィルタ20と、を備える。例文帳に追加

A DC-AC conversion apparatus 1 has: a bridge circuit 10 having four switching elements S1-S4, and freewheel diodes D1-D4 connected in antiparallel to the respective switching elements; and an output filter 20 in which a coil L and a capacitor C are connected in series. - 特許庁

並列／直列変換部２６から出力された各々ＨＤＴＶ方式と同じ画素数の４組の直列信号は、ＣＣＵ３０を通して同時に表示されることにより、ＨＤＴＶ画像の４倍の高解像度動画像として表示される。例文帳に追加

Four sets of serial signals each having the same number of pixels as that of the HDTV system outputted from a parallel/serial conversion section 26 are simultaneously displayed through a CCU(Camera Control Unit) 30 in a way that they are displayed as a moving picture with the high resolution four times that of an HDTV image. - 特許庁

また、擬似インダクタ及び時間と共にコンダクタンス値が増大する時変擬似コンダクタが並列接続されたGVL枝回路と当該電圧源とが直列接続された回路を、抵抗と電圧源が直列接続された等価回路に変換した等価GVL枝回路として回路方程式に組み込む。例文帳に追加

A circuit in which a GVL circuit having a false inductor and a time variation false conductor increased in conductance value with time, which are connected in parallel, is serially connected with the voltage source is incorporated in the circuit equation as an equivalent GVL branch circuit converted to an equivalent circuit in which a resistor and the voltage source are serially connected. - 特許庁

入力したＡＶ情報を、例えば、ＨＤコーデック１０でＡＤ変換し圧縮したＡＶ情報を１フレームずつ、ＦＣスイッチングハブ２を介しＨＤＤアレイ３〜６に分割して並列に記録し、同様にＨＤＤアレイ３〜６に分割記録されたＡＶ情報をＦＣスイッチングハブ２を介して各ＨＤＤアレイ３〜６から並列に直接再生する。例文帳に追加

HDD arrays 3-6 separately record AV information that is received and analog/digital-converted and compressed with e.g. an HD codec 10 in parallel for each frame via an FC switching hub, and similarly the AV information separately recorded in the HDD arrays 3-6 is directly in parallel from the HDD arrays 3-6 via the FC switching hub 2. - 特許庁

読み出したデータを並列から直列に変換して出力する出力回路（６）における、データ変換を行なうための夫々クロック信号に同期動作する直列された複数の記憶回路のうち、第１の記憶回路は１個のラッチ（３３と２４、３４と２４）によって記憶段を構成し、その他の記憶回路はマスタラッチとスレーブラッチ（３０，３１，３２）によって記憶段を構成する。例文帳に追加

In an output circuit (6) that converts read parallel data into serial data to output the data, among a plurality of serially connected storage circuits operated in synchronization with clock signals for data conversion, a first storage circuit constitutes a storage stage by one latch (33 and 24, 34 and 24), and other storage circuits constitute storage stages by master and slave latches (30, 31, and 32). - 特許庁

データ送信装置１０が、直並列変換回路１０１により多重分離された複数のトリビュタリ信号を符号化回路１０２によりフレーム化し、遅延回路１０３によりトリビュタリ信号間の同期としてビット同期のみをおこなった信号を並直列変換回路１０４により多重化して伝送路１１０上に送信する。例文帳に追加

A coding circuit 102 of this data transmitter assembles a plurality of tributary signals demultiplexed by a serial parallel conversion circuit 101 into frames, a parallel serial conversion circuit 104 multiplexes signals that are subject to only bit synchronization among the tributary signals by delay circuits 103 and transmits the multiplexed signal to a transmission line 110. - 特許庁

電力変換システム１は、交流電源９から供給された交流電圧を直流電圧に変換するＡＣ−ＤＣコンバータ５と、互いに直列に接続され交流電源９に接続されるとともに出力が並列に接続され、入力側と出力側が絶縁されている複数のＤＣ−ＤＣコンバータ６−１〜６−Ｎとを備える。例文帳に追加

A power conversion system 1 includes: an AC-DC converter 5 converting an AC voltage supplied from an AC power source 9 into a DC voltage; and a plurality of DC-DC converters 6-1 to 6-N which are serially connected to one another and are connected to the AC power source 9, whose output are connected in parallel, and whose input side and output side are insulated. - 特許庁

パイプライン並列化変換部１５は、ループ繰り返しにまたがるデータ依存が存在する多重ループに対して、当該多重ループの前後にバリア同期を発行するループを生成し、分割したループの直後にバリア同期を発行する文を生成する。例文帳に追加

A pipeline parallelization conversion part 15 generates loops for issuing barrier synchronization before and after multiplex loops to the multiplex loops in which the data dependence over the loop repetition exists, and also generates a sentence for issuing the barrier synchronization immediately after the divided loops. - 特許庁

複数の太陽電池パネル１を直列接続してなる太陽電池発電部２と、この太陽電池発電部２からの出力電力を交流に変換するインバータ４とで構成される太陽電池発電ユニット５を複数並列に備えている。例文帳に追加

This system is provided with parallel plural solar battery power generation units 5 composed of a solar battery power generating part 2 constituted by serially connecting plural solar battery panels 1 and an inverter 4 for converting output power from this solar battery power generating part 2 to AC. - 特許庁

このデータシフト信号１２０を元に、直列並列変換回路３による通信データ４のサンプリング間隔をビット毎に切替えて、動作クロック１１０の整数倍より細かなサンプリング間隔を設定し最大ボーレートを向上する。例文帳に追加

A serial parallel conversion circuit 3 changes a sampling interval of communication data 4 for each bit on the basis of the data shift signal 120 to set a sampling interval in more details than an integer multiple of an operating clock 110 thereby enhancing a maximum baud rate. - 特許庁

列側データ信号と周波数の異なる行側データ信号を異なるＰＬＬ回路から生成したクロック信号でシリアル送受信するために、周波数の異なるＰＬＬ回路、直列−並列変換回路、及びラッチ回路を送受信側で複数個使用しなければならない。例文帳に追加

To solve the problem that a plurality of PLL circuits, serial-parallel conversion circuits and latch circuits of different frequencies are required in transmitter and receiver sides for serially transmitting/receiving row data signals different in frequency from column data signals based on clock signals generated from different PLL circuits. - 特許庁

本発明では、単相交流で複数台を並列に接続して並行運転する場合において、個々の装置が自律して出力偏差を制御する自律並行運転が可能な単相電圧型交直変換装置を提供することを目的とする。例文帳に追加

To provide a single-phase voltage type AC-DC converter enabling an autonomous parallel operation having each device autonomously controlling output deviations when a plurality of machines are connected in parallel and parallel running is conducted on single-phase AC. - 特許庁

高い周波数のクロックを用いずに並列に入力させるデータを高レートの直列データに変換するマルチブレクサを備えた半導体装置、その制御方法、その半導体装置を用いたデータ処理システムを提供する。例文帳に追加

To provide a semiconductor device with a multiplexer which converts data to be input parallelly to high-rate series data without using a high-frequency clock, and to provide a method of controlling the semiconductor device and a data processing system using the semiconductor device. - 特許庁

外部直流電源と同位相でスイッチングする複数のスイッチングモジュールと同一静電容量である複数のコンデンサとを並列に接続し、外部抵抗へ電力を供給する電力変換装置において、発生するノイズを低減する。例文帳に追加

To reduce generated noise in power converters for connecting a plurality of switching modules switching in-phase with external DC power supplies to a plurality of capacitors having the same electrostatic capacity in parallel to supply power to external resistors. - 特許庁

高電位側のパワースイッチング素子Ｓｗｐおよび低電位側のパワースイッチング素子Ｓｗｎの直列接続体がコンデンサ１６に並列接続された電力変換回路について、コンデンサ１６の充電電圧を放電させる処理が煩雑化すること。例文帳に追加

To avoid the complexity of processing for discharging the charge voltage of a capacitor 16, as to a power conversion circuit in which a serial connector composed of a power switching element Swp on the high potential side and a power switching element Swn on the low potential side is connected in parallel with a capacitor 16. - 特許庁

本発明では、複数台を並列に接続して並行運転する場合においても、個々の装置の自律平行運転が可能で、出力電力の有効電力及び無効電力を非干渉にかつ正確に制御でき、また力率をゼロ又は１にして動作可能な三相電圧型交直変換装置を提供する。例文帳に追加

To provide a three-phase voltage AC-DC converter for enabling autonomous parallel operation even if multiple converters are connected and operated in parallel, non-interactively and accurately controlling active power and reactive power in output power, and operated at a power factor of 0 or 1. - 特許庁

電力変換装置を構成する各アームが、複数の電圧駆動型半導体素子の直列接続回路で構成される場合に、各素子とこれに逆並列接続されるＦＷＤの電圧分担にアンバラスが生じないようにする。例文帳に追加

To prevent generation of imbalance in voltage distribution of a FWD connected in inverse parallel to the respective devices when respective arms constituting a power conversion device are formed out of a serial connection circuit of a plurality of voltage drive type semi-conductor devices. - 特許庁

電圧変換部３７の出力端子７側とグランド１１との間に接続された出力コンデンサ４３は、コンデンサ４５とコンデンサ４７とが並列接続されるとともに、セラミックチップコンデンサによって構成され、コンデンサ４７に対して抵抗５１が直列に接続されたものである。例文帳に追加

In the DC-DC converter, an output capacitor 43 connected between the output terminal 7 side of a voltage converting section 37 and the ground 11 consists of parallel connection of capacitors 45, 47 and a ceramic chip capacitor wherein a resistor 51 is connected in series with the capacitor 47. - 特許庁

解析対象回路内の各電流源について、擬似キャパシタ及び時間と共に抵抗値が増大する時変擬似抵抗が直列接続されたRVC枝回路を、コンダクタと電流源が並列接続された等価回路に変換した等価RVC枝回路として回路方程式に組み込む。例文帳に追加

For each current source within a circuit to be analyzed, an RVC branch circuit in which a false capacitor and a time variation false resistor increased in resistance value with time are serially connected is incorporated in the circuit equation as an equivalent RVC branch circuit converted to an equivalent circuit in which a conductor and the current source are connected in parallel. - 特許庁

受信器部は、ワードアライメント段またはバイトアライメント段（３２１）と、デスキュー段（３２２）と、レート補償段またはレート整合段（３２３）と、埋め込みプロトコルデコーダ段（３２４）と、バイト直並列変換器段（３２５）と、バイト並び替え段（３２６）と、位相補償段（３２７）とを少なくとも含む。例文帳に追加

The receiver part is provided with a word alignment step or a byte alignment step (321), a deskew step (322), a rate compensation step or a rate matching step (323), an embedded protocol decoder step (324), a byte serial-parallel converter step (325), a byte rearrangement step (326), and a phase compensation step (327) at least. - 特許庁

実施形態の電力変換装置は、電源接続され、自己消弧能力を持つスイッチング素子を１０直列に接続したレグ１２と、レグ１２と並列に接続されるコンデンサ１１と、レグ１２とコンデンサ１１からなる単位ユニットを有している。例文帳に追加

The power converter includes: a leg 12 which is connected to a power supply and to which ten switching elements having self arc-extinguishing performance are connected in series; a capacitor 11 connected to the leg 12 in parallel and a unit consisting of the leg 12 and the capacitor 11. - 特許庁

１ビット２段の直並列変換回路１１０、二桁２進加算器１３０、Ｎ段遅延レジスタ１４１及び１４２、排他的論理和回路１２０及び１５０から構成される差動符号化回路１００は、Ｎ段遅延レジスタ１４１及び１４２の時間遅延のみで差動符号化ができる。例文帳に追加

This differential coding circuit 100 comprising a 1-bit 2-stage serial parallel conversion circuit 110, a two-digit binary adder 130, N-stage delay registers 141, 142, and exclusive OR circuits 120, 150 can conduct differential coding with time delays of the N-stage delay registers 141, 142 only. - 特許庁

本発明の送信装置は、符号器２０、パルス発生器３０、送信制御器４０、並列直列変換器５０、及び、アンテナ９０を備え、パルス発生器３０は、第１パルス列発生器３１、第２パルス列発生器３２・・・、第ｎパルス列発生器３３を有する。例文帳に追加

The transmission device includes an encoder, a pulse generator 30, a transmission controller 40, a parallel-serial converter 50, and an antenna 90, and the pulse generator has a first pulse train generator 31, a second pulse train generator 32, ..., and an n-th pulse train generator 33. - 特許庁

逆阻止型半導体素子を互いに逆並列接続して構成される双方向スイッチを、アーム当たり複数個直列接続して構成される電力変換装置において、各双方向スイッチ間の寄生振動を抑制し得るようにする。例文帳に追加

To suppress parasitic oscillation between bidirectional switches in a power converter that is constituted by connecting in series a plurality of pieces of the bidirectional switches per arm, which are constituted by connecting reverse-blocking type semiconductor devices in reversely parallel with one another. - 特許庁

充電システムは、電源から供給された交流電力を直流電力に変換して電流を出力する充電器と、充電器から出力された電流を蓄電する蓄電池と、蓄電池に並列接続され、充電器から蓄電池への電流をバイパスするバイパス回路とを有する。例文帳に追加

A charging system has: a charger which converts AC power supplied by a power supply into DC power, and outputs current; a storage battery storing the current output from the charger; and a bypass circuit which is connected in parallel to the storage battery, and bypasses the current from the charger to the storage battery. - 特許庁

直交変換器間の制御対象電流成分が共通することによる相互の干渉を低減しつつ、負荷との間の配線インピーダンスに起因する出力電流の不均衡を抑制することが可能な無停電電源装置の並列運転制御システムを提供する。例文帳に追加

To provide a parallel operation control system for an uninterruptible power supply unit that can reduce the imbalance in the output current due to wiring unbalance between the loads, while reducing the mutual interference, caused by a common current component being controlled between a quadrature converter. - 特許庁

シリアルデータを受信するSerDes回路101と、並走クロック信号を受信する参照SerDes回路102とを有し、SerDes回路101は、参照SerDes回路102の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。例文帳に追加

The clock data recovery circuit has a SerDes circuit 101 for receiving a serial data and a reference SerDes circuit 102 for receiving a parallel running clock signal, wherein the SerDes circuit 101 carries out serial-parallel conversion of the serial data received by a regenerated clock which is phase-controlled using a phase control signal P_CS generated by the reference SerDes circuit 102. - 特許庁

マルチプレクシング手段は、第２パイプライン段のラッチから並列に出力される２ビットの偶数データ及び奇数データを受信して１クロックサイクル間に２ビットの直列データ、すなわちＤＤＲデータに変換して出力する。例文帳に追加

The multiplexing means receives 2-bit even-number and odd-number data output in parallel from the latch of the second pipeline stage, and converts the data into 2-bit serial data, i.e., DDR data, during one clock cycle to output it. - 特許庁

複数のチャンネルの音声信号を録音／再生する多チャンネル録音装置において、複数のチャンネルのデジタル音声データを時分割処理（並列→直列変換）し、逐次圧縮方式により圧縮符号化／伸張復号化する固体回路53を設ける。例文帳に追加

In a multi-channel sound recording device sound-recording and reproducing sound signals of plural channels, the device is provided with a solid circuit 53 in which digital voice data of plural channels is time-division- processed (parallel → series conversion), and compression-encoding/expansion- decoding are performed by successive compression system. - 特許庁

複数個の半導体素子のスイッチング動作により直流を交流に変換するインバータ回路が２群並列に接続され、これら２群のインバータ回路を構成する半導体素子を、受熱部および放熱部を有する１個の共通の冷却ユニットに取付けたことを特徴とする。例文帳に追加

The power conversion apparatus connecting in parallel two groups of inverter circuits converting DC power into AC power by switching operations of a plurality of semiconductor elements is characterized by mounting the semiconductor elements constituting two groups of the inverter circuits in one common cooling unit having a heat receiving/radiating part. - 特許庁

変換部は、演算増幅器と、演算増幅器の入出力端子間に設けられたメインスイッチと、複数の帰還コンデンサと、各帰還コンデンサと直列接続され、対応する帰還コンデンサをメインスイッチと並列接続する帰還スイッチと、を備える。例文帳に追加

The conversion part has an operational amplifier, a main switch provided between an input terminal and an output terminal of the operational amplifier, multiple feedback capacitors, and feedback switches serially connected to each of the feedback capacitors for connecting a corresponding feedback capacitor to the main switch in parallel. - 特許庁

電流−電圧変換器１１は、演算増幅器Ａ１の非反転入力端と出力端との間に、第１抵抗器Ｒ１と、第２抵抗器Ｒ２とスイッチＳＷ１との並列回路とを直列に接続した回路を挿入する。例文帳に追加

A current-to-voltage converter 11 is arranged to insert a circuit formed by series-connecting a first resistor R1 with a parallel circuit of a second resistor R2 and a switch SW1, between a non-inverting input terminal and an output terminal of an operational amplifier A1. - 特許庁

その際、基準クロックから内部クロックを２種類作成し、一方のクロックに同期させてアナログ値を取り込んでそれを並列処理でデジタルに１クロックで変換し、他方のクロックに同期させて直列に並べて出力する。例文帳に追加

At the time, the two kinds of internal clocks are prepared from a reference clock, an analog value is fetched in synchronism with one of the clocks and it is digitally converted by one clock by the parallel processings and serially arranged and outputted in synchronism with the other clock. - 特許庁

主スイッチング素子ＳＷ１を用いて直流電圧源ＶＳ１からの入力電圧Ｖｉｎをスイッチングすることにより入力電圧Ｖｉｎを出力電圧Ｖｏに変換するＤＣ−ＤＣ変換回路１１は、主スイッチング素子ＳＷ１に並列接続されたスナバコンデンサＣｓを含むロスレス共振スナバ回路を備える。例文帳に追加

A DC-DC conversion circuit 11 converting input voltage Vin into output voltage Vo by switching input voltage Vin from a DC voltage supply VS1 by using a main switching element SW1 includes a lossless resonance snubber circuit comprising a snubber capacitor Cs connected to the main switching element SW1 in parallel. - 特許庁

インピーダンス変換回路１８はＬＣ直列共振回路であり、倍電流整流回路２０から見て共振電流源を構成し、倍電流整流回路２０をチョークインプット型とした場合、インピーダンス変換回路１８と倍電流整流回路２０との結合点に分流用コンデンサ３８を並列に接続する。例文帳に追加

The impedance conversion circuit 18 is an LC series resonance circuit, constitutes a resonance current source when viewed from the double-current rectification circuit 20, and connects a capacitor 38 for diversion to a connecting point of the impedance conversion circuit 18 and the double-current rectification circuit 20 in parallel therewith when the double-current rectification circuit 20 is of a choke-input type. - 特許庁

さらに、各回路ブロックに含まれる複数の電気二重層コンデンサを、熱電変換素子に対して並列に接続し、昇圧回路に対して直列に接続することによって、熱電変換素子の微弱な起電力からでも短時間でＲＦＩＤタグの駆動電圧をつくることができ、且つ、これを永続的に供給することができる。例文帳に追加

A plurality of electric double layer capacitors included in each circuit block are connected to the thermoelectric conversion element in parallel and are connected to the booster circuit in series, so that drive voltage of the RFID tag can be generated even from the faint electromotive force of the thermoelectric conversion element in a short time, and it can be permanently supplied. - 特許庁

光・電気分周クロック発生装置と、分周成分を含まない光信号の入力に対して動作可能な、光クロック分周装置と、光・電気分周クロック抽出装置と、光時分割多重分離装置と、光分周クロック抽出・光データ直並列変換装置と、光変調フォーマット変換装置を提供する。例文帳に追加

To provide an optical and electric frequency division clock generator, an optical clock frequency division apparatus operable for the input of optical signals not including frequency division components, an optical and electric frequency division clock extraction apparatus, an optical time division demultiplexing apparatus, an optical frequency division clock extraction and optical data serial/parallel conversion apparatus, and an optical modulation format conversion apparatus. - 特許庁

２つのＬ形状でメアンダライン状のダイポールアンテナ１６と１７を、それらの中心軸１８、１９が直交する配置で誘電体の基板１１に設け、インピーダンス変換比が２以上の平衡ー不平衡変換回路２４、２５を介して並列に接続し、偏波ダイバーシティアンテナを構成する。例文帳に追加

Two L-shaped meander line shaped dipole antennas 16, 17 are placed on a dielectric board 11 in a way that their center axes 18, 19 are orthogonal to each other, and connected in parallel through balance-unbalance conversion circuits 24, 25 whose impedance conversion ratio is 2 or more to configure the polarized wave diversity antenna. - 特許庁

力行運転時は、電力変換器ＣＮＶの入力電流Ｉ_ｃを制限することにより、その制限値を超える負荷がかかった場合、直流電圧Ｖｄが低下し、電力用ダイオード整流器ＲＥＣから電力が供給されるようになり、電力用ダイオード整流器ＲＥＣ（６相相当）と前記電圧形自励式電力変換器ＣＮＶ（６相相当）が並列運転される。例文帳に追加

At power running, by limiting an input current I of a power converter CNV, a DC voltage Vd drops in the case that a load over its limitation value is applied to it, and power is supplied from a power diode rectifier REC, and the power diode rectifier REC (equivalent to six phases) and the voltage type self-excited power converter CNV (equivalent to six phases) are operated in parallel. - 特許庁

２つのＬ形状でメアンダライン状の折り返しダイポールアンテナ２０と２１を、それらの中心軸２２、２３が直交する配置で誘電体の基板１１に設け、インピーダンス変換比が１以下の平衡ー不平衡変換回路３２、３３を介して並列に接続し、偏波ダイバーシティアンテナを構成する。例文帳に追加

Two L-shaped meandering fold-back dipole antennas 20, 21 are provided to a dielectric board 11 so that the center axes are orthogonal to each other, and connected in parallel via balun circuits 32, 33 whose impedance conversion ratio is 1 or below to configure the polarized wave diversity antenna. - 特許庁

偏光変換素子８は、透過光の直線偏光を３６０°または１８０°変換する第一位相差部８２１と第二位相差部８２２とが交互に並列される１枚の水晶薄片から構成される位相差板８２を有するので、複数枚の水晶薄片を貼り合せて位相差板８２を構成する必要がない。例文帳に追加

Since the polarization conversion element 8 includes a retardation plate 82, constituted of a single quartz crystal wafer on which first retardation portions 821 for converting linearly polarized light of transmitted light by 360° or 180° and second retardation plates 822 are arrayed alternately, it is unnecessary to have the retardation plate 82 configured by sticking a plurality of quartz crystal wafers to each other. - 特許庁

電圧変換回路９を含む電源装置１００は、交流電源１と整流回路２を有する電源回路３と、複数のコンデンサ４およびこの複数のコンデンサ４を電源回路３に対して直列接続と並列接続とに切り替えるスイッチング回路５を有する電圧変換回路９と、負荷回路１０とから主に構成される。例文帳に追加

A power supply device 100, including a voltage conversion circuit 9, includes mainly a power supply circuit 3, having an alternating-current power supply 1 and a rectification circuit 2; a voltage conversion circuit 9, having multiple capacitors 4; a switching circuit 5 that switches the connection between the capacitors 4 and the power supply circuit 3, between series connection and parallel connection; and a load circuit 10. - 特許庁