「論理的に」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

設計変更後のＲＴＬと論理階層組み換えの指示とによって論理合成を行い（Ｓ１０）、具体的な回路構成にレイアウトする（Ｓ１２）。例文帳に追加

The logic composition is performed by the instruction of the logic hierarchy recombination and the RTL after a design change (S10), and layout to a concrete circuit configuration is performed (S12). - 特許庁

主回路２は、クリティカルパスの第１論理回路２１と、比較的高速な第２論理回路２２とから構成されている。例文帳に追加

A main circuit 2 comprises a first critical path logic circuit 21 and a relatively fast second logic circuit 22. - 特許庁

本発明のメッセージ認証子生成装置は、パディング部、メッセージ分割部、第１排他的論理和計算部、中間変数計算部、重み付き排他的論理和計算部、第２排他的論理和計算部、後処理部を備える。例文帳に追加

A message authentication code generation device of the present invention includes a padding unit, a message division unit, a first exclusive-OR calculation unit, an intermediate variable calculation unit, a weighted exclusive-OR calculation unit, a second exclusive-OR calculation unit, and a post-processing unit. - 特許庁

所定の論理的ユニットにマッピングされた物理的ユニット内の各物理的セクターにマッピングされた論理的セクターを抽出する抽出部、抽出された論理的セクターを通じて論理的ユニットに属した論理的セクターについてのマッピング情報を生成するマッピング情報生成部、及び生成されたマッピング情報を貯蔵するマッピング情報貯蔵部とを含む。例文帳に追加

The apparatus includes an extractor which extracts a logical sector mapped with each physical sector in physical units mapped with a predetermined logical unit, a mapping information generator which generates mapping information of he logical sectors belonging to the logical unit through the extracted logical sector and a mapping information memory which stores the generated mapping information. - 特許庁

論理区画に動的に資源割り当てを行うストレージシステム及びストレージシステムの論理分割方法例文帳に追加

STORAGE SYSTEM FOR DYNAMICALLY ASSIGNING RESOURCE TO LOGICAL PARTITION AND LOGICAL PARTITIONING METHOD FOR STORAGE SYSTEM - 特許庁

論理回路６は、各レシーバ回路５１の出力を論理的に加算し、加算結果をシリアルポート４０を介してＣＰＵ４に出力する。例文帳に追加

The logic circuit 6 logically adds outputs of the respective receiver circuits 51 together and outputs the addition result to the CPU 4 through the serial port 40. - 特許庁

すべての論理パス・ネームの集合が、論理的にドメインに分割される分散ネーム・スペースからなる。例文帳に追加

An aggregation of all the logical path names comprises a distributed name space which can be logically partitioned into domains. - 特許庁

クロックによる無駄な電力消費を効果的に抑えた論理回路を合成することが可能な論理合成装置を得る。例文帳に追加

To provide a logic synthesizer capable of synthesizing a logic circuit that effectively reduces wasteful power consumption by clocks. - 特許庁

論理検証における検査項目であるプロパティを効率的に生成する論理検証方法を提供する。例文帳に追加

To provide a logic verification method that efficiently generates a property as an inspection item of logic verification. - 特許庁

記憶装置１５は、変換論理式生成装置１３によって生成されたｂ個の変換論理式を実質的に記憶する。例文帳に追加

A storage device 15 substantially stores b conversion logical formulas generated by a conversion logical formula generation device 13. - 特許庁

画像処理ＡＳＩＣの開発工程における論理検証を実行する画像処理ＡＳＩＣの論理検証装置において、論理検証精度を向上させた論理検証装置を提供するとともに、その論理検証の結果を効率的に表示することができる論理検証装置の制御方法を提供する。例文帳に追加

To provide a logic verifying device having its logic verification precision improved as a logic verifying device for an image processing ASIC which carries out the logic verification in the development process of the image processing ASIC and to provide a control method for the logic verifying device which can efficiently display the result of the logic verification. - 特許庁

論理段数を増やさず高速に動作可能な超伝導単一磁束量子多入力排他的論理和回路を提供する。例文帳に追加

To provide a superconducting single magnetic flux quantum multi-input exclusive OR circuit which can be operated at high speed without increasing the number of logic stages. - 特許庁

第Ｎ番目の排他的論理回路１の第２入力端子Ｉ２には論理的にＬレベルである電圧を供給するための接地電圧１１が第２論理値配線９を介して接続されている。例文帳に追加

The second input terminal I2 of an N-th exclusive logic circuit 1 is connected with a ground voltage 11 supplying a voltage of logical L level through second logical value wiring 9. - 特許庁

本発明の課題は、メモリマクロとユーザー論理回路間の論理における遅延故障を検出可能とすることを目的とする。例文帳に追加

To detect a delay failure in a logic between a memory macro and a user logic circuit. - 特許庁

本発明は、論理分割を行うストレージシステムにおいて、電力計を使うことなく、論理分割された領域の電力を求めることを目的とする。例文帳に追加

To calculate electric power of a logically partitioned area without using a wattmeter in a storage system for performing logical partition. - 特許庁

したがって、マージおよびジョイン回路を、基本的論理エレメントとして用い、本発明による非同期組み合わせ論理回路を形成することができる。例文帳に追加

As such, merge and join circuits can be used for elementary logic cells to form asynchronous combinational logic circuits in accordance with the present invention. - 特許庁

論理ボリュームが重複して割り当てされた場合、自動的に別論理ボリュームを割当修正して、サーバからのアクセス時の誤動作を避ける。例文帳に追加

To avoid a malfunction in accessing from a server by automatically assigning different logical volume to correct assignment when overlapping assignment of logical volumes is performed. - 特許庁

意図的に配置した冗長な単位論理回路を検出する冗長論理回路検出方法を提供する。例文帳に追加

To provide a redundant logic circuit detection method for detecting a redundant unit logic circuit arranged intentionally. - 特許庁

論理ページと物理ページとの対応関係又は論理セクタ領域と物理セクタ領域との対応関係を効率的に判別する。例文帳に追加

To efficiently discriminate correspondence relation between a logical page and a physical page or correspondence relation between a logical sector area and a physical sector area. - 特許庁

確率的分析にもとづき、論理ゲートの状態を強制し、リークを低減する論理システム設計方法を提供すること。例文帳に追加

To provide a logic system designing method for reducing leak by forcing the sate of a logical gate based on probabilistic analysis. - 特許庁

大規模な論理回路の設計にも適用することができ、かつ効率的な論理設計システムを提供する。例文帳に追加

To provide an efficient logic design system capable of being applied to design of a large-scale logic circuit. - 特許庁

入力文の記号論理式レベルの文への単純化、記号論理式レベルの単純な文を用いた推論、及び記号論理式レベルの文に基づく出力文の生成の統一的、単純な方法による実現、並びに同様な方法による論理又は言語表現の自動的学習の実現。例文帳に追加

To achieve: simplification of an input sentence to a sentence at a symbolic logic expression level, inference using a simple sentence at a symbolic logic expression level and generation of an output sentence on the basis of a sentence at a symbolic logic expression level by a unified and simple method, and to achieve automatic learning of a logic or language representation by a similar method. - 特許庁

入力文の記号論理式レベルの文への単純化、記号論理式レベルの単純な文を用いた推論、及び記号論理式レベルの文に基づく出力文の生成の統一的、単純な方法による実現、並びに同様な方法による論理又は言語表現の自動的学習の実現。例文帳に追加

To provide an integrated and simple method of simplifying an input sentence to a symbol logic expression level of sentence, of deriving the symbol logic expression level using a simple sentence, and of generating an output sentence based on the symbol logic expression level of sentence, and to provide automatic learning of a logic or language expression by the same method. - 特許庁

第１番目の排他的論理回路１の第１入力端子Ｉ１には論理的にＨレベルである電圧を供給するための電源７が第１論理値配線５を介して接続されている。例文帳に追加

The first input terminal I1 of a first exclusive logic circuit 1 is connected with a power supply 7 supplying a voltage of logical H level through first logical value wiring 5. - 特許庁

ＰＬＤは、仮想的な三次元論理回路１２０を、時間パラメータを含む三次元論理回路として動的に再構成しながら、つまり、モジュールを論理回路Ａ〜Ｄの順に再構成しながら、データ処理を行う。例文帳に追加

The PLD performs data processing as dynamically reconfiguring the virtual three-dimensional logic circuit 120 as the three-dimensional logic circuit including the time parameter, i.e., as reconfiguring the module in order of logic circuits A-D. - 特許庁

論理式置換部１０３は、論理式入力部１０２で入力された論理式又は目的関数モデル化部１０１からの目的関数近似多項式の一部を置換変数にて置換する。例文帳に追加

A logical expression substitution unit 103 substitutes a part of a logical expression input by a logical expression input unit 102 or an objective function approximation polynomial from an objective function modeling unit 101 with a substitution variable. - 特許庁

三角波の生成は、発振回路により生成されたクロック信号と当該クロック信号を遅延させた信号との排他的論理和をとり、この排他的論理和と前記クロック信号との論理積をとることにより行う。例文帳に追加

The triangular wave is generated by adopting an exclusive OR of the clock signal generated by the oscillation circuit and a signal which has delayed the clock signal and by adopting a logical product of the exclusive OR and the clock signal. - 特許庁

隣接フリップフロップ間では、その組合せ論理回路出力が排他的論理和ゲート１８１〜１８３により排他的論理和され、結果をＬＳＩ外部に取出して表示する。例文帳に追加

Between the adjoining flip-flops, the exclusive OR operations of the combinational logic circuit outputs are found by exclusive OR gates 181-183, and their results are fetched from the LSI and displayed. - 特許庁

本発明の課題は、複雑な条件で発生する論理回路の障害を効果的に検証する論理シミュレーション装置及び論理シミュレーション方法を提供すことを目的とする。例文帳に追加

To provide a logical simulation device and a logical simulation method for effectively verifying a failure of a logic circuit which is caused under complicated conditions. - 特許庁

ラッチ２４０は、イネーブル信号ＥＮが論理Ｌ（無効）にある間に排他的論理和ゲート２３０からの入力を通し、イネーブル信号が論理Ｈ（有効）に遷移するとその直前の入力を保持する。例文帳に追加

A latch 240 allows an input from the exclusive-OR gate 230 pass, while an enable signal EN is at logic L (invalid) and holds the input immediately prior to the enable signal, when the enable signal is shifted to a logic H (valid). - 特許庁

本発明は、論理ボリュームの重複割当てを認識すると自動的に別論理ボリュームが作成され、サーバからアクセスされるとオペレータに警告を出し、論理ボリュームの重複が解消されるまで当該別論理ボリュームにアクセスさせることによって、データ破壊を防止することを特徴とする。例文帳に追加

When the overlapping assignment of the logical volumes is recognized, a different logical volume is automatically created, a warning is given to an operator upon accessing from the server, the corresponding different logical volume is accessed until the overlapping of the logical volumes is eliminated, thus, data destruction is prevented. - 特許庁

論理式の入力を正確に行なうことができ、かつ論理式の有する意味を視覚的に正確に把握することができる論理式可視化装置を提供する。例文帳に追加

To provide a logical expression visualization device allowing a logical expression to be accurately input, and allowing meaning of the logical expression to be visually and accurately recognized. - 特許庁

論理修正時に、論理データの修正に要する期間およびレイアウト処理に必要な期間を短縮することのできる論理合成方法の提供を目的とする。例文帳に追加

To provide a logic synthesis method which can shorten the period needed to correct logic data and the period needed for layout processing when logic is corrected. - 特許庁

比較処理の必要性の有無を示したＲＴＬ記述に基づいて、選択的にコードデータの比較処理を行いつつ論理合成し、使用しないビット列による論理ゲートを省いた論理回路図を生成する。例文帳に追加

According to the mentioned RTL description, logic composition is performed while the code data are selectively compared to generate the logic circuit diagram excluding the logic gate by the unused bit array. - 特許庁

設計ツール１は、論理部品情報４に基づいて複数の論理部品の組み合わせによるアプリケーションの設計を支援し、当該設計により得られた論理的設計情報５を出力する。例文帳に追加

A designing tool 1 supports the design of an application based on the combination of a plurality of logical components based on logical component information 4, and outputs logical design information 5 acquired from the design. - 特許庁

記憶制御装置は、２以上の仮想領域に分割された仮想的な論理ボリュームである第２の論理ボリュームに、第１の論理ボリュームが割り当てる。例文帳に追加

The memory control unit allocates the first logical volume to a second logical volume as the virtual logical volume which is divided into the two or more virtual areas. - 特許庁

差分論理合成部１２は、スペアセル又は不要セル抽出部６により抽出した不要セルを利用して論理的に異なる部分だけを論理合成する。例文帳に追加

The differential logic synthesis part 12 logically synthesizes only the logically different parts by using the spare cells or the unnecessary cells extracted by the unnecessary cell extraction part 6. - 特許庁

情報処理システムは、二次元論理回路１１０を作成し、二次元論理回路１１０に基づいて仮想的な三次元論理回路１２０を作成する。例文帳に追加

The information processing system prepares a two-dimensional logic circuit 110, and prepares a virtual three-dimensional logic circuit 120 based on the two-dimensional logic circuit 110. - 特許庁

実行される画像処理機能は、他の画像の全てまたは一部を繰り返し使用すること，または論理積または論理和のような機能を実行することによる論理的な複数の画像の組み合わせによる画像の生成を含む。例文帳に追加

An executed image processing function includes a production of an image using a combination of a plurality of logical images by repeatedly using all or a part of other images or by executing a function such as a logical multiplication or a logical addition. - 特許庁

可変論理機能を実現するための記憶回路を論理回路と等価な回路として扱うことができ、可変論理に対する機能設定の負担を部分的に軽減する。例文帳に追加

To partially reduce a load in function setting with respect to variable logic by allowing a storage circuit for attaining a variable logical function to be treated as a circuit equivalent to a logical circuit. - 特許庁

半導体集積回路中に構成された論理回路の動作時に論理回路の動作電圧を減少させて、論理回路の動作時の消費電力を削減することができる電源スイッチ回路を提供することを目的とする。例文帳に追加

To provide a power source switching circuit capable of reducing the power consumption at the time of an operation of a logic circuit by reducing the operating voltage of the logic circuit at the time of the operation of the logic circuit constituted in a semiconductor integrated circuit. - 特許庁

下位階層ブロックでの入力ポート数及び入力ポートにおける論理が異なっていても論理的等価性を検証できる論理検証方法及び装置を得ることである。例文帳に追加

To provide a method and a device for logic verification which can verify logical equivalence even when the number of input ports of a low-layer block and the logic of an input port are different. - 特許庁

外部配線と複数の論理セルを含む論理セル群とを相互に接続する相互接続構造、および相互接続構造を有する論理回路装置に関し、論理のファンクション表現の柔軟性を低下させることなく配線リソースのオーバヘッドを低減させることを目的とする。例文帳に追加

To reduce overheads of wiring resources without decreasing flexibility of function expression of logic for an interconnection structure for inter-connecting between an external wiring and a logic cells group including a plurality of logic cells and a logic circuit device having the interconnection structure. - 特許庁

アクセスポイント間通信機能と電力線通信インターフェースの論理結合により論理的な高速インターフェースを形成し、アクセスポイント機能と論理高速インターフェースのブリッジ、並びに有線通信インターフェースと論理高速インターフェースとのブリッジを行なう。例文帳に追加

The logical high speed interface is formed by the logical connection of an inter-access point communication function and a power line radio communication interface, and the bridge of the access point function and the logical high speed interface and the bridge of the cable communication interface and the logical high speed interface are performed. - 特許庁

この発明は、回路記述を論理検証するための検証環境であるテストベンチの生成に要する作業工程を削減し、論理回路の検証に要する時間の大幅な短縮化を図ることを可能とした論理機能検証装置及び論理機能検証方法を提供することを目的としている。例文帳に追加

To provide a logic function verification apparatus and a logic function verification method capable of drastically shortening a period of time required to verify a logic circuit by reducing a work process required to generate a test bench being a verification environment for logically verifying a circuit description. - 特許庁