「論理的に」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

演算データを格納するシフトレジスタ１８０を入力とする演算用のシフトレジスタ１６０と、ビット選択用の入力レジスタ１４０とを入力とする論理積とその出力を入力とする排他的論理和からなる排他的論理和回路１７０を備える。例文帳に追加

This device is provided with a shift register 160 for an arithmetic operation, which makes a shift register 180 for storing operation data an input, and an EXCLUSIVE-OR circuit 170 consisting of a logical product making an input register 140 for bit selection an input and an exclusive-OR making the output of the register 140 an input. - 特許庁

誤り訂正回路は、例えば、光多重回路(８：１／４：１光多重回路)／分離回路(１：８／１：４光分離回路)、光分岐回路、光排他的論理和回路(ＥＸＯＲ回路)、光論理積回路(ＡＮＤ回路)、光否定的論理積回路(ＮＡＮＤ回路)により構成する。例文帳に追加

The error correction circuit consists of, e.g. an optical multiplexes circuit (8:1/4:1 optical multiplexer circuit)/ demultipexer circuit (1:8/1:4 optical demultiplexer circuit), a optical branch circuit, an optical exclusive OR circuit(EXOR circuit), and an optical AND circuit (AND circuit) and an optical NAND circuit (NAND circuit). - 特許庁

本発明は、処理に要する時間及びメモリが節約された、ディジタル回路の論理ネットワーク中の点間で論理的相互従属関係を定める論理設計解析用のコンピュータ支援設計装置及び方法の提供を目的とする。例文帳に追加

To provide a computer-aided design system and method thereof for logic design analysis for determining logical interdependencies between points in a topology of a digital circuit by which time and memories required for a processing are saved. - 特許庁

ＡＮＤゲート６はスSCANTEST信号とレベルラッチの出力との論理積をとり、排他的論理和回路７はＡＮＤゲート６の出力と組合せ回路から出力されるDATAIN信号との排他的論理和をとってスキャンフリップフロップに供給する。例文帳に追加

An AND gate 6 takes a logical product of the SCANTEST signal and the output of the level latch, and an exclusive 'or' circuit 7 takes an exclusive OR of the output of the AND gate 6 and a DATAIN signal put out of a combination circuit and supplies it to the scan flip-flop. - 特許庁

シリコン・オン・インシュレータ（ＳＯＩ）電界効果トランジスタ（ＦＥＴ）を含む動的論理回路の寄生バイポーラ放電を、動的論理回路の論理区画のセットアップ時間を測定することによって排除する方法および装置。例文帳に追加

A method and a device are used for eliminating parasitic bipolar discharge of a dynamic logic circuit which includ a silicon-on-insulator(SOI) field-effect transistor(FET) by measuring the set-up time of the logic section of the dynamic logic circuit. - 特許庁

外部端子に接続されるＩＯセルを論理回路に接続するために、まず、外部からＩＯセルの端子と論理回路の端子との接続仕様が入力され、この接続仕様に応じて、ＩＯセルと論理回路との間に回路素子が自動的に挿入される。例文帳に追加

In order to connect an IO cell to be connected to an external terminal, to a logic circuit, connection specifications of terminals of the IP cell and terminals of the logic circuit are inputted from the outside and circuit elements are automatically inserted between the IO cell and the logic circuit in accordance with the connection specifications. - 特許庁

クロック抽出回路における発振回路に使用する論理回路として、２入力論理回路の代わりに３入力論理回路を使用し、受信データを固定的な時間だけ遅らせて発振回路に入力させるクロック抽出回路である。例文帳に追加

The clock extractor circuit has an oscillator circuit using a three-input logic circuit, instead of a two-input logic circuit and inputs received data to the oscillator circuit after delaying the data by a fixed time. - 特許庁

論理グループノードの構成に変更が加えられた後、システムは、構成が変更された論理グループノードとして潜在的に働き得るすべての物理ノードを自動的に識別し、論理グループノードの構成を、識別された物理ノードに関して更新させて、論理グループノードに加えられた変更を反映するようにする。例文帳に追加

After a change is made to the configuration of a logical group node, the system automatically identifies all physical nodes that may potentially function as the logical group node whose configuration has changed, and causes the configuration of the logical group node to be updated on the identified physical nodes to reflect the change made to the logical group node. - 特許庁

本発明は、映像の論理的な階層構造を記述可能にし、オペレータの直感的な操作によって論理構造を付与可能にすることを目的としている。例文帳に追加

To describe the logical hierarchical structure of video and to apply the logical structure with the intuitive operation of an operator. - 特許庁

グラフ構造データを用いることにより、従来の論理型言語処理系で複雑になっていた変数のバインディングを直感的に分かりやすいものにし、論理型言語処理系の実現を容易にするグラフ構造データを用いた論理型言語処理系の実現方法を提供する。例文帳に追加

To provide a method capable of easily realizing a logical type language processing system by improving the binding of variables which is complicated in a conventional logical type language processing system so as to intuitively easily understand it by using graphic structure data. - 特許庁

デジタル入力値に対して一義的に決定されないデジタル出力値を与えるフリップフロップ型の論理回路を含む不確定論理回路と、前記不確定論理回路から出力される前記デジタル出力値における「０」と「１」の出現頻度を均等にするための排他的論理和演算回路などを含む一様化回路と、を備えた乱数生成回路を提供する。例文帳に追加

This random number forming circuit is provided with an indefinite logical circuit including a flip-flop type logical circuit for imparting a digital output value univocally undetermined to a digital input value, and a uniformizing circuit including an exclusive logical sum arithmetic circuit for equalizing an appearance frequency of '0' and '1' in the digital output value outputted from the indefinite logical circuit. - 特許庁

入力文の記号論理式レベルの文への単純化、記号論理式レベルの単純な文を用いた推論、及び記号論理式レベルの文に基づく出力文の生成の統一的、単純な方法による実現、並びに同様な方法による論理又は言い換え表現の自動的学習の実現。例文帳に追加

To simplify an input statement to a statement at a symbolic logic expression level; to realize a unified simple method for generating an output statement on the basis of an inference using a simple statement at a symbolic logic expression level and a statement at a symbolic logic expression level; and to realize automatic learning of a logic or a paraphrasing representation by a similar method. - 特許庁

ＣＤＣＳＳコード判定部２０は、ＣＤＣＳＳ判定データとＣＤＣＳＳリファレンスデータとの排他的論理和を計算し、次に、排他的論理和とＶＩ判定データとの論理和を計算し、さらに、論理和における”１”（エラービット）数をカウントし、カウント値が所定のしきい値未満である場合にのみ、ＣＤＣＳＳコード一致と判定する。例文帳に追加

A CDCSS code judge 20 calculates the exclusive logical sum of the CDCSS judging data and a CDCSS reference data, then, calculates the exclusive logical sum and the VI judging data, furthermore, counts the number of "1" (error bit) in the logical sum, and judges that it is the CDCSS code conformity only in the case that the counted value is below a prescribed threshold value. - 特許庁

システムコントローラ３２は、論理上書きする毎に、論理上書きする前の旧物理アドレスと交替記録した新物理アドレス並びに論理上書きする前のデータ長の対応関係リストを累積的に作成して光ディスク１０に記録する。例文帳に追加

At every logical overwrite, a system controller 32 cumulatively creates a correspondence relation list among an old physical address before the logical overwrite, the alternatively recorded new physical address, and a data length before the logical overwrite, and records it on the optical disk 10. - 特許庁

組み合わせ論理回路ＬＧＢ１の出力データ（観測ポイントＡ）及び組み合わせ論理回路ＬＧＢ２の出力データ（観測ポイントＢ）が入力された排他的論理和回路ＥＸＯＲ１と、その排他的論理和回路ＥＸＯＲ１の出力データがデータ入力端子ＤＩＮに入力されたスキャンフリップフロップ回路ＳＦＦ４を従来の回路に追加した。例文帳に追加

This circuit is added with an exclusive OR circuit EXOR1 input with an output data (observation point A) of a combination logic circuit LGB1, and an output data (observation point B) of a combination logic circuit LGB2, and a scan flip-flop circuit SFF4 input with an output data from the exclusive OR circuit EXOR1 in a data input terminal DIN, in addition to a conventional circuit. - 特許庁

論理演算子設定部７０８は、ユーザが検索式を選択しながらマウスをクリックするごとに、少なくともＡＮＤとＯＲの論理演算子を周期的に切り替え、その検索式に対してマウスをクリックした回数によって論理演算子を決定する。例文帳に追加

Whenever the user clicks the mouth selecting the retrieval style, the logic operator setting part 708 switches the logical operators of at least AND and OR periodically, and decides the logic operator depending on the number of timed of clicking the mouth to the retrieval style. - 特許庁

論理区画式計算機システムの稼動中に論理区画間で計算機資源の割り当て変更を動的に行う際に、資源を切り離される側の論理区画上のゲストＯＳが資源を未使用状態にするまで資源を割り当て変更できない。例文帳に追加

To solve the problem that when the assignment change of computer resources is dynamically executed between logical partitions under the operation of a logical partition formula computer system, it is impossible to execute the assignment change of the resources until the resources are put into an unavailable status by a guest OS on the local partition from which resources are separated. - 特許庁

キーボードの論理的状態で、指定したキーが離された状態になった時、アクティブなグラブは自動的に終了する(モディファイアキーの論理的状態とは独立)。例文帳に追加

The active grab is terminated automatically when the logical state of the keyboard has the specified key released (independent of the logical state of the modifier keys). - XFree86

論理的レプリカのうちの特定の１つが別の１つのクライアントと排他的に関連づけられていると、要求は、その特定の論理的レプリカのキューに格納される。例文帳に追加

When a particular one of the logical replicas is exclusively associated with another one of the clients, the request is stored in the queue of the particular logical replica. - 特許庁

プリンタ１１の制御部１６は、論理的な接合位置を検索キーとして変換テーブル１７を参照することにより、論理的な接合位置を物理的な接合位置に変換する。例文帳に追加

The controlling part 16 of the printer 11 converts the logical connection position into a physical connection position by referring to a conversion table 17 with the logical connection position as a retrieval key. - 特許庁

その一例として、各記録層２１，２２，２３毎に複数の論理ドライブ装置２ａ，２ｂ，２ｃが仮想的に存在しているものと見做し、これらの論理ドライブ装置２ａ，２ｂ，２ｃを選択することにより、チェンジャ的な使い方を可能とした。例文帳に追加

As an example, it is regraded that a plurality of logical drive devices 2a, 2b, 2c exist virtually for each recording layer 21, 22, 23, changer usage can be performed by selecting these logical drive devices 2a, 2b, 2c. - 特許庁

セルマッピングの対象となるマッピング用セルライブラリに実在セルと擬似モデルセルを用意し、前記マッピング用セルライブラリを用いて論理回路の論理最適化及びセルマッピングを行い、セルマッピングされた擬似モデルセルは論理的に等価な実在セルに変換する。例文帳に追加

An actual cell and a pseudo model cell are prepared in a cell library for mapping to be a cell mapping object, the logic circuit is subjected to logic optimization and cell mapping by using the cell library for mapping, and a pseudo model cell subjected to cell mapping is converted into an actual cell that is logically equivalent to the pseudo model cell. - 特許庁

作業を依頼する際に，作業者が実施するであろう一連の作業に必要とされる施設、設備、機器等へのアクセス権である論理キーをあらかじめ抽出し，これらの論理キーまたはこれらの一時的な論理キーを作業者に通知する。例文帳に追加

A logical key being an access right to an institute, facility, and equipment necessary for a series of works to be executed by an operator at the time of requesting the work is preliminarily extracted, and those logical keys or temporary logical keys are noticed to the operator. - 特許庁

すなわち、ＬＵＴ１１８を参照して画像処理を行う処理１Ａ部１１０と処理１Ｂ部１１４を構築する論理と、ＲＡＭ１３０にＬＵＴ１３６を生成する論理を設定し、両論理に基づく処理を並列的に実行させる。例文帳に追加

Namely, the LUT 118 is referred to, a logic for constructing a processing 1A part and a processing 1B part 114 for performing image processing and a logic for generating an LUT 136 in an RAM 130 are set, and processing based on the both logics is carried out in parallel. - 特許庁

パソコン内に、電子連動装置の各種機能を論理的に模擬する手段２１，２２，２３，２７，２８および各種の動きを論理的に模擬する手段２４，２５，２９を設ける。例文帳に追加

In a personal computer, means 21, 22, 23, 27 and 28 which logically simulate different functions of an electronic interlock device and means 24, 25 and 29 which logically simulate different movements are provided. - 特許庁

ストレージシステムの論理リソースを制御する制御装置に、仮想的な論理リソースである仮想リソースを用意する仮想リソース用意部と、実体としての論理リソースである実リソースを上記用意された仮想リソースに割当てる実リソース割当て部とを備える。例文帳に追加

The controller for controlling a logical resource of a storage system comprises a virtual resource preparation section for preparing a virtual resource which is a virtual logical resource, and a real resource assignment section that assigns a real resource which is a logical resource of a real entity to the prepared virtual resource. - 特許庁

物理的な論理資源と配線資源との比が固定していると、ある回路を実現したときには配線資源が余り（配線セルが使われない）、別の回路を実現したときには論理資源が余る（論理セルが使われない）という問題を解決する。例文帳に追加

To provide a basic array and basic cell two-dimensional array for programmable logic LSI which can freely change the ratio between wiring resources and logical resources in accordance with the configuration of a realized circuit by correcting the weak point of programmable logic LSIs that the ratio between wiring resources and logical resources is fixed. - 特許庁

ホストはこの両者のボリューム管理情報に基づき、第１の仮想的論理ボリューム又は外部用論理ボリュームの管理情報と同一の管理情報をもつ仮想論理ボリュームを探し、読書き対象の交替ボリュームに設定する。例文帳に追加

The host retrieves the virtual logical volume having the same management information as the management information of the first virtual logical volume or the external logical volume based on the volume management information of both logical volumes, and sets it as the alternate volume of the object of reading and writing. - 特許庁

クロック制御部１０２は、実質的に定常状態の第１論理レベルにおいてスリープモードを示し、実質的に定常状態の第２論理レベルにおいて通常モードを示す制御信号ＳＳ−ＣＯＮＴを生成する。例文帳に追加

A clock control unit 102 produces a control signal SS-CONT at a first substantially steady state logic level indicative of a sleep mode and at a second substantially steady state logic level indicative of a normal mode. - 特許庁

本発明は、電源の供給および供給停止の制御機能を備えた論理装置についても、論理装置全体を一括して論理シミュレーションを行い得るセルライブラリデータベースおよび設計支援装置を提供することを目的とする。例文帳に追加

To provide a cell library database and a design support system which can perform logic simulation the whole logical unit in a lump, even about a logical unit that has the control function of the supply and the stoppage of deliveries of power. - 特許庁

第１サイトが障害で停止した場合、第２サイトは、管理テーブルＴ内のリモートコピーに関する情報を論理的ディレクトリ８の構築に利用し、第２サイト２内に論理的ディレクトリ８を再現する。例文帳に追加

When the first site stops due to failure, the second site uses information related with remote copy in the management table T for the construction of the logical directory 8, and reproduces the logical directory 8 in the second site 2. - 特許庁

ユーザエリア７２３の全領域に対してディスク上の物理的な位置を示す物理アドレスＰＳＮを設定するとともに、ディスクに記録される情報（記録データ）を論理的に管理する論理アドレスＬＢＮを設定する。例文帳に追加

A physical address PSN indicating a physical position on the disk is set up on the whole areas of the user area 723 and a logical address LBN for logically managing information (recording data) to be recorded in the disk is also set up. - 特許庁

人手による作業を行うことなく、比較元回路と、この比較元回路に、論理的に等価なフリップフロップが挿入された比較対象回路との論理等価検証を自動的に行うこと。例文帳に追加

To automatically perform logic equivalence verification between a comparison source circuit and a comparison target circuit wherein a logically equivalent flip-flop is inserted in the comparison source circuit without requiring manual work. - 特許庁

ユーザエリア７２３の全領域に対してディスク上の物理的な位置を示す物理アドレスＰＳＮを設定するとともに、ディスクに記録される情報（記録データ）を論理的に管理する論理アドレスＬＢＮを設定する。例文帳に追加

A physical address PSN(physical sector number) to indicate a physical position on the disk is set and a logical address LBN(logical block number) to logically manage information (recording data) to be recorded in the disk is simultaneously set on the entire area of the user area 723. - 特許庁

一方、目的パケットが無いときに、システム制御部１４０は、受信した要求パケットについての論理シミュレーションを論理シミュレータ１８０に実行させると共に、対向接続機器１１０との接続を切断し、論理シミュレータ１８０による論理シミュレーションの完了後に再接続するように制御する。例文帳に追加

Meanwhile, if there is no target packet, a system control part 140 instructs a logic simulator 180 to execute a logic simulation related to the received request packet, and controls disconnection from a facing connected apparatus 110 and a reconnection thereto after the completion of the logic simulation by the logic simulator 180. - 特許庁

接続管理プログラムを、コントローラ機器であるＳＴＢにインストールすることにより、ＳＴＢは、論理的接続の対象として２つの接続機器が選択されたときに、上記２つの接続機器の間を論理的に接続する。例文帳に追加

By installing a connection management program in a controller, i.e. an STB, the STB logically connects two connection devices when they are selected as logical connection objects. - 特許庁

この排他的論理和演算の結果を、ＲＡＭ１１２に取り込まれたときの下位バイトに所定の値を加算た値とビット毎に排他的論理和演算する。例文帳に追加

The result of this exclusive OR operation is again exclusive OR operated by each and every bit with the predetermined-value-added lower rank byte loaded into RAM 112. - 特許庁

ストレージ管理部３２０は、要求サイズ及びRAID構成のような基本的条件を満たす未使用論理ディスク２２２の中から、配置要求テーブルを考慮して、適切な物理的属性を備える論理ディスク２２２を選択する。例文帳に追加

A storage management part 320 selects the logical disk 222 provided with an appropriate physical attribute out of unused logical disks 222 satisfying a basic condition such as a requested size and RAID structure by considering the placement request table. - 特許庁

ポインタの論理状態が全てのボタンが離された状態になったとき、アクティブなグラブは自動的に終了する(論理的なモディファイアキーの状態には依存しない)。例文帳に追加

The active grab is terminated automatically when the logical state of the pointer has all buttons released (independent of the state of the logical modifier keys). - XFree86

オペレーティングシステムを、カーネルのパーティションと、論理的に独立した下位パーティションを有するオーディオサブシステムのパーティションとに論理的に分離する。例文帳に追加

An operating system is logically divided into a partition of a kernel, and a partition of an audio subsystem having a logically independent lower partition. - 特許庁

排他的論理和ゲート回路１４は、アンドゲート回路１３の掛け算結果と第２シフトレジスタ１２の内容との間で排他的論理和計算を行ないその計算結果を同シフトレジスタ１２に入力する。例文帳に追加

The exclusive logic sum gate circuit 14 performs exclusive logic sum computation between the multiplication result of the AND gate circuit 13 and the content of a second shift register 12 and inputs its computation result to the shift register 12. - 特許庁

１のグループに属していたトラックの論理的位置を変更するように編集指令がなされると、そのトラックが指定された論理的位置に変更される。例文帳に追加

An editing instruction to change the logical position of a track belonging to the group 1 changes the track to the specified logical position. - 特許庁

複数の分割出力データの排他的論理和は、入力データに非線形変換処理を実行した場合に得られる変換データと第２マスクとの排他的論理和と一致する。例文帳に追加

The exclusive OR of the plurality of pieces of division output data coincides with the exclusive OR between the converted data obtained when the nonlinear conversion processing is performed on input data and the second mask. - 特許庁

この排他的論理和を２つのトランジスタＰＴ３およびＰＴ４のスイッチング動作に対応づけるすなわち２つのトランジスタの一方がオンする場合に排他的論理和は「Ｌ」レベルとなるように設計する。例文帳に追加

The exclusive OR is designed so that the exclusive OR is made correspondent to the switching operation of two transistors PT3, PT4, that is, the exclusive OR outputs an 'L' level when one of the two transistors is switched on. - 特許庁

Ｄフリップフロップ１０，１２でラッチされた信号は、排他的論理和ゲート２２で、排他的論理和をとることにより位相差量が検出される。例文帳に追加

An exclusive OR is secured via an exclusive OR gate 22 and accordingly the phase difference value is detected for the signals which are latched by the D flip-flops 10 and 12. - 特許庁