「Address Counter」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

In the case of the puncturing processing, the data processing part 105 outputs the data once and outputs the processing frequency information to the address counter part 106.例文帳に追加

パンクチアリング処理の場合、データ処理部１０５は、データを一回出力して処理回数情報をアドレスカウンタ部１０６に出力する。 - 特許庁

A horizontal synchronization signal is supplied to a vertical counter 25 through a divider 24, and the address of vertical direction for each measuring point is produced.例文帳に追加

水平同期信号が分周器２４を通じて垂直カウンタ２５に供給されて測定点ごとの垂直方向のアドレスが形成される。 - 特許庁

The RAM area setting unit 42 determines a maximum count value of an address counter 55 to set the amount of data to be taken out of the dual-port RAM 51.例文帳に追加

ＲＡＭ領域設定部４２はアドレスカウンタ５５の最大カウント値を決定し、デュアルポートＲＡＭ５１から取出すデータ量を設定する。 - 特許庁

(i) the name or trade name and address of the Over-the-Counter Commodity Futures Transactions Dealer; if such dealer is a juridical person, the name of its representative; 例文帳に追加

一店頭商品先物取引業者の氏名又は商号若しくは名称及び住所並びに法人にあっては 代表者の氏名 - 経済産業省

Because the outline of the current address can be specified on the basis of the count value of the counter 15 even when the synchronization signal cannot be detected, the address can be recovered at a high-speed, by applying the address closest to that of the case in which the synchronization signal can be detected again.例文帳に追加

同期信号を検出できないときでも、カウンタ１５のカウント値に基づいて大まかな現在のアドレスを特定することができるため、同期信号が再検出できた場合に最も近いアドレスを当てはめることで、高速にアドレスの復帰ができる。 - 特許庁

When tonal value conversion is executed for Y toner print data, a dither X address 105 as a counter output value is fed back to a comparator 4, and resets a counter 5 when it becomes equal to an X size specification value 101.例文帳に追加

Ｙトナー印刷データの階調値変換が実行されると、カウンタ出力値であるディザＸアドレス１０５は、比較器４にフィードバックされ、Ｘサイズ指定値１０１と等しくなるとカウンタ５をリセットする。 - 特許庁

When this write operation is completed, the control part 15 outputs a control signal for inhibiting the counting operation of the counter 17 and the counter 11 stops the counting operation and interrupts the address designation of the RAM 13.例文帳に追加

この書き込み動作が終了すると、制御部１５がカウンタ１７の計数動作を禁止する為の制御信号を出力し、カウンタ１７は計数動作を停止しＲＡＭ１３のアドレス指定を中断する。 - 特許庁

However, in order to attract such capital inflow, the regional economy has to address medium- to long-term structural issues and one should recognize counter-cyclical measures have a certain limit as to what could be achieved. 例文帳に追加

このような投資を呼び戻すためには、中南米経済の中長期的な構造上の問題を解決する必要があり、Counter-cyclicalな対応で代替しようとしても自ずと限界があるのではないでしょうか。 - 財務省

Period address data 21 are set as 'm bits', and the constitution of period memories 13 and 14 is respectively set as '2n-1word*n bits', and period data are set as maximum '2n bits', and a counter 11 is set as a '2n bit' counter, and the period of a clock signal 22 is set as T.例文帳に追加

ピリオドアドレスデータ２１を“ｍビット”、ピリオドメモリ１３、１４の構成をそれぞれ“２^m-1ワード＊ｎビット”、ピリオドデータを最大“２ｎビット”、カウンタ１１を“２ｎビット”カウンタ、クロック信号２２の周期をＴとする。 - 特許庁

This memory is provided with a self-oscillation counter test circuit 5 in which an oscillation clock SFCI used for a refresh address counter circuit 2 is counted up and the counted result is outputted to an external terminal for monitoring through an interface circuit 3.例文帳に追加

リフレッシュアドレスカウンタ回路２で用いられる発振クロックＳＦＣＩをカウントアップし、インターフェース回路３を介してモニタ用外部端子にカウント結果を出力するセルフ発振カウンタテスト回路５を設ける。 - 特許庁

When a memory write instruction is issued in the process of memory copying, an address comparator 1221 compares the write address (RA) with the count values of the counters 1223 and 1224, and if the RA is larger than the count value of the counter 1223, simply permits the memory writing.例文帳に追加

メモリコピーの工程中にメモリライトの命令が発行された場合には、アドレス比較器1221はそのライトアドレス(RA)とカウンタ1223,1224のカウント値とを比較し、RAが1223のカウント値より大きい場合には単にメモリライトを許可する。 - 特許庁

A counter 3 counts the number of input pulses of a clock (a) which is synchronized with the time slot of the input frame, and then outputs the count to the memory 1 as a write address and outputs the count to a memory 2 as a read address.例文帳に追加

カウンタ３は、入力フレームのタイムスロットに同期したクロックａの入力パルス数を計数し、その計数値をメモリ１に書込みアドレスとして出力すると共に、メモリ２に読み出しアドレスとして出力する。 - 特許庁

The data transfer part 24 is provided with a counter 19, a multiplexer 20 for selecting one kind of a data bus from the data buses 15, 35 and 55 from each register block and address converters 17, 37 and 57 for generating address signals on the basis of a count value.例文帳に追加

データ転送部24に、カウンタ19と、各レジスタブロックからのデータバス15、35、55の中から１種類のデータバスを選択するマルチプレクサ20と、カウント値に基づいてアドレス信号を生成するアドレス変換器17、37、57を設ける。 - 特許庁

When the permission domain name and the domain name in the FQDN are matched as the results of the determination, a pair of the IP address of the terminal and the IP address of a counter device is registered in a packet forwarding device as a forwarding policy.例文帳に追加

判定の結果、許可ドメイン名と、ＦＱＤＮ内のドメイン名とが互いに一致する場合には、端末のＩＰアドレスと、相手装置のＩＰアドレスとの対を転送ポリシとしてパケット転送装置に登録する。 - 特許庁

This memory controller emulator (106) for controlling a memory device (112) in a memory system (100) is provided with a counter (304) for generating a plurality of address values.例文帳に追加

メモリシステム(100)内のメモリデバイス(112)を制御するためのメモリコントローラエミュレータ(106)であって、該エミュレータは、複数のアドレス値を生成するためのカウンタ(304)を備える。 - 特許庁

An address counter 41 and a black pixel data hold section 42 are provided to a modulation data generation section 11 in the device for generating a pixel clock and a pulse modulation signal 10.例文帳に追加

画素クロック及びパルス変調信号生成装置１０の変調データ生成部１１にアドレスカウンタ４１と黒画素データ保持部４２とを設ける。 - 特許庁

A data of, for example, a big hit corresponding to a counted number (a random number) in a random number counter 14 is saved in an address which a random number of a comparing ROM 17 previously indicates.例文帳に追加

乱数カウンタ１４のカウント値（乱数値）に対する大当たり等のデータを、予め比較ＲＯＭ１７の乱数値が示すアドレスに記憶しておく。 - 特許庁

An adder 23 adds N (specific value)×1 or N×0 to the address signals, ADD,...ADD+(N-1) on the basis of values '1', '2', '3' of a frame counter.例文帳に追加

加算器２３は、フレームカウンタの値“１”，“２”，“３”に基づき、アドレス信号ＡＤＤ，・・・ＡＤＤ＋（Ｎ−１）に、Ｎ（特定値）×１又はＮ×０を加算する。 - 特許庁

Pieces of received data except staff data are successively stored in a buffer memory 2 provided in the receiver by a write address counter 6 and a destaff control circuit 4.例文帳に追加

受信装置に設けられたバッファメモリ２には，書込みアドレスカウンタ６およびデスタッフ制御回路４により，スタッフデータを除く受信データが順次記憶される。 - 特許庁

The second counter 16 counts up a pixel address counterclockwise from one corner of a matrix, formed in the main-scanning direction and sub-scanning direction, as a starting point.例文帳に追加

第２カウンタ１６は、主走査方向および副走査方向からなるマトリクスに対して、一隅を起点にして、反時計回りに画素のアドレスをカウントアップする。 - 特許庁

A memory circuit 702 stores the passing time measured by the counter circuit 303 and a transmission source address of the frame relating to start of the measurement in association with each other.例文帳に追加

メモリ回路７０２は、カウンタ回路３０３で計測する通過時間と、その計測開始に係るフレームの送信元アドレスと、を関係付けて記憶する。 - 特許庁

When the carry signal is outputted, a MMU(memory management unit) 6 reads, from the address counter 2, the upper part of the logical addresses to translate it into an upper part of the physical addresses.例文帳に追加

桁上げ信号が出力されたとき、ＭＭＵ６は、アドレスカウンタ２から論理アドレスの上位部を読み込み、物理アドレスの上位部に変換する。 - 特許庁

To reduce a circuit area including a counter for an address signal generating circuit and enable its application to a symmetric arithmetic structure by using RAMs in a data storage circuit.例文帳に追加

データ記憶回路にＲＡＭを用い、アドレス信号生成回路のカウンタを含めて回路面積を低減し、かつ、対称演算構成に適用可能とする。 - 特許庁

An address conversion section 302 selectively outputs input data 304 from a counter 301 or data obtained by changing the bit arrangement of the input data.例文帳に追加

アドレス変換部３０２は、カウンタ３０１からの入力データ３０４もしくは、入力データのビット並びを変更したデータを選択的に出力する。 - 特許庁

In this way, the rewriting operation is executed by page(physical address) units, and the counter values of the physical addresses to which data update is operated are updated.例文帳に追加

このように、ページ（物理アドレス）単位の書き換え動作を行い、データ更新が行われた物理アドレスのカウンタ値については、その値を更新していく。 - 特許庁

In a MA (memory access) stage, data (the head address of the interruption processing routine) loaded through a data bus 30 according to a set address outputted from an EXE (operation execution)/MA buffer 4 to an address bus 20 are directly supplied to a program counter 7 through multiplexers 9 10 without intervention of a command decode stage.例文帳に追加

ＭＡステージの時に、ＥＸＥ／ＭＡバッファ４からアドレスバス２０に出力された設定アドレスに従って、データバス３０を介してロードされたデータ（割込処理ルーチンの先頭アドレス）を、命令デコードステージを介在させることなく、マルチプレクサ９，１０を介して直にプログラムカウンタ７に供給する。 - 特許庁

When, on the basis of the number count of a counter for counting the number of pixels written to the memory, a memory address stored in a memory writer and a memory address read by a memory reader are determined and the number count of the counter reaches the number of pixels necessary for performing wavelet transformation, output of a signal to the image compression part is started.例文帳に追加

メモリに書き込まれるピクセルを計数するカウンタの計数に基づき、メモリ書き込み部が保存するメモリ番地、及びメモリ読み出し部が読み出すメモリ番地を決定し、かつ、カウンタの計数が、ウェーブレット変換を行うために必要とするピクセル数になった時点で画像圧縮部への信号の出力を開始する。 - 特許庁

The pulse data generating circuit consists of a pulse waveform ROM and an address counter and it reads out pulse waveform data from the ROM by performing the addition of the counter by a strobe signal and it converts them into a serial pulse width data signal to transmit the data signal to respective driving circuits.例文帳に追加

パルスデータ発生回路はパルス波形ＲＯＭとアドレスカウンタからなり、ストローブ信号でアドレスカウンタを加算してパルス波形ＲＯＭからパルス波形データを読み出し、シリアルのパルス幅データ信号に変換して駆動回路に伝える。 - 特許庁

When the FIFO memory 10 is turned into full state, a control part 15 outputs a control signal for permitting the counting operation of a counter 17 and the counter 17 performs the counting of -1 from a preset value and designates the address of a RAM 13.例文帳に追加

ＦＩＦＯメモリ１０が満状態になると、制御部１５がカウンタ１７の計数動作を許可する為の制御信号を出力し、カウンタ１７はプリセット値から−１の計数を行いＲＡＭ１３をアドレス指定する。 - 特許庁

This optical disk reproducer uses a frame synchronous counter value address conversion decoder 202, a lower order ID address conversion decoder 203, an adder-subtracter 204, a higher order ID address conversion decoder 205 and an adder 206, and by converting the information read out of an optical disk medium into an absolute store address of a storage medium, the data having high capability of reproduction can be stored in the storage medium.例文帳に追加

フレーム同期カウンタ値アドレス変換デコーダ２０２、下位ＩＤアドレス変換デコーダ２０３、加減算器２０４、上位ＩＤアドレス変換デコーダ２０５、加算器２０６を用い、光ディスク媒体から読み取った情報を記憶媒体の絶対的な格納アドレスに変換することにより、再生能力の高いデータを記憶媒体に格納できる。 - 特許庁

In one side of the semiconductor chips, when a write-enable signal WE reading a sector address inputted second is a low level and selected data of the most significant bit of the sector address is a low level, a write-enable signal WE0 and an address receiving signal Add2 are made a low level synchronizing with signal WE, and an address counter receives the two sector addresses.例文帳に追加

一方の半導体チップでは２回目に入力されるセクタアドレスを読み込むライトイネーブル信号ＷＥがローレベル、該セクタアドレスの最上位ビットの選択データがローレベルの場合、この信号ＷＥに同期してライトイネーブル信号ＷＥ０、アドレス受け入れ信号Ａｄｄ２がローレベルとなり、アドレスカウンタが２該セクタアドレスを受け入れる。 - 特許庁

A carry signal output circuit 5, when a logical address is newly written into an address counter 2 in an initialized state, and when carrying-over from a lower part to an upper part of the logical addresses occurs, outputs a carry signal.例文帳に追加

桁上げ信号出力回路５は、初期化された状態のアドレスカウンタ２に論理アドレスが新たに書き込まれたとき、また論理アドレスの下位部から上位部への桁上がりが発生したときに桁上げ信号を出力する。 - 特許庁

Also, when refresh for a group unit for banks of plural groups is interrupted, generating operation of a count-up indication signal from a count-up signal generating circuit 35 is stopped, and updating of a refresh address from an internal address counter 36 is stopped.例文帳に追加

また、複数組のバンクに対する組単位でのリフレッシュが中断されたときには、カウントアップ信号発生回路（３５）からのカウントアップ指示信号発生動作を停止させ、内部アドレスカウンタ（３６）からのリフレッシュアドレス更新を停止させる。 - 特許庁

A register 50 stores an address corresponding to the arbitrary part of the program to execute modify interrupt processing of this program as an interrupt generating address and a program counter 26 sequentially updates the addresses accessed by the control/operation means.例文帳に追加

レジスタ５０はプログラムの修正割込み処理を実行すべき該プログラムの任意箇所に対応したアドレスを割込み発生アドレスとして格納し、プログラムカウンタ２６は制御／演算手段によってアクセスされるアドレスを逐次更新する。 - 特許庁

This device is constituted so that an address for block selection selecting plural blocks of a cell array 1 alternatively and successively is generated using a binary counter 14 being cascade-connected conforming to an address for block selection for a single test.例文帳に追加

この発明は、単一のテスト用のブロック選択用アドレスにしたがって、縦続接続されたバイナリカウンタ１４を用いてセルアレイ１の複数のブロックを択一的に順次選択するブロック選択用アドレスを生成するように構成される。 - 特許庁

The device is provided with two groups of address counters and a control counter, and has such constitution that control of the number of addresses to be generated corresponding to each of operation mode in which read, write, erasure, or the like are different and successive generation of address values can be performed.例文帳に追加

２組のアドレスカウンタと制御カウンタを備えて、読み出し、書き込み、消去等の異なる動作モードの各々に対応して発生すべきアドレス数の管理とアドレス値の順次発生が可能な構成となっている。 - 特許庁

The memory control circuit 1 obtaining information on the issuing source issuing the memory read request next from a bus mediation circuit 4 generates the look-ahead address from the address counter corresponding to the issuing source and executes the memory read access of a look-ahead operation.例文帳に追加

バス調停回路４より次にメモリリードを発行する発行元の情報を入手したメモリ制御回路１は、発行元と対応するアドレスカウンタから先読みアドレスを生成して先読み動作のメモリリードアクセスを実行する。 - 特許庁

When transmitting an IP packet to an active device 30 or a standby device 40, a counter device 10 imparts a multicast MAC address and a multicast IP address to an IP header and imparts a sequence number for IP packet identification to a payload.例文帳に追加

対向装置１０は、現用装置３０又は予備装置４０にＩＰパケットを送信する際に、ＩＰヘッダにはマルチキャストＭＡＣアドレス、マルチキャストＩＰアドレスを付与し、ペイロードにはＩＰパケット識別用のシーケンス番号を付与する。 - 特許庁

Namely, when data read is requested, an arbitrarily word line WL and start positions of read column decoders 32-1, 32-2 are designated by setting the externally input read address data RAD in the read address counter 20-1.例文帳に追加

即ち、リードの要求があった場合、外部から入力されたリードアドレスデータＲＡＤをリードアドレスカウンタ２０−１にセットしておくことで、任意のワード線ＷＬ、及びリードカラムデコーダ３２−１，３２−２の開始位置を指定できるようになる。 - 特許庁

When the frame leaves the switch 401, based on the transmission source address of the frame, a transmission source address determination unit 72 refers to the memory circuit 702 to acquire a corresponding passing time from the counter circuit 303.例文帳に追加

スイッチ４０１からフレームが退出してきたときに、そのフレームの送信元アドレスをもとに、送信元アドレス判定部７２が、メモリ回路７０２を参照することにより、対応する通過時間をカウンタ回路３０３から取得する。 - 特許庁

A timing generating circuit 3 transmits channel information and a timing enable signal L5 denoting an output timing of output data to a transmission data generating circuit 6 and transmits an address counter start pulse signal L4 to an address setting circuit 4.例文帳に追加

タイミング生成回路３は、送出データ生成回路６へチャネルの情報及び出力データの出力タイミングを示すタイミングイネーブル信号Ｌ５を送出し、アドレス設定回路４へアドレスカウンタスタートパルス信号Ｌ４を送出する。 - 特許庁

The instruction word length of the branching instruction including the instruction processed as the operand is outputted to a program counter 8, the address of the program counter 8 is updated and a queue buffer 2 is not flashed at the branching instruction (BJMP).例文帳に追加

前記オペランドとして処理した命令を含む当該分岐命令の命令語長をプログラムカウンタ８に出力してプログラムカウンタ８のアドレスを更新させるとともに、この分岐命令（ＢＪＭＰ）のときはキューバッファ２のフラッシュを行わない。 - 特許庁

In a communication system expressed with Fig. 4, a master ECU 200 instructs each of door servos 110, 120 and 130 to set an address n if a counter value thereof is set at θn (n = 1, 2, 3).例文帳に追加

マスタＥＣＵ２００は、各ドアサーボ１１０，１２０，１３０に対してカウンタ値が（θｎ）（ｎ＝１，２，３）にセットされているドアサーボはアドレスｎを設定するように指示する。 - 特許庁

Once the escape code is acquired from a bit stream, an address of the instruction memory is stored in a program counter of an exceptional processing section directly from the table memory and the exceptional processing can be performed immediately.例文帳に追加

エスケープコードをビットストリームから取得すると、テーブルメモリから直接例外処理部のプログラムカウンタに命令メモリの番地が格納され、例外処理が即座に実行できる。 - 特許庁

Then, when branch is generated in the program, the branch origin address value is acquired from a program counter 32 through the internal bus 26, and stored in an internal register in the order of the generation of branch.例文帳に追加

そして、プログラムに分岐が発生する場合にその分岐元アドレス値を内部バス２６を通じてプログラムカウンタ３２より取得し、分岐発生順に内部レジスタに記憶する。 - 特許庁