「Address Counter」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

This invention provides the image expander where sequentially giving an address from a counter to a memory storing pixel data conducts reading of the pixel data and interpolation processing is applied to the pixel data at expansion of JPEG image compression data, and rearranging output bit sequences in the counter so that one counter is used in common for interpolation processing processes adopting different interpolation methods.例文帳に追加

画素データを格納したメモリに対して、カウンタから順次アドレスを与えることで読み出しを行い、ＪＰＥＧ画像圧縮データを伸長するときに行なう補間処理を行なう装置において、前記カウンタにおける出力ビット順序を並び替えることにより、補間方法の異なる複数の補間処理で前記カウンタ１つを共通使用するようにした画像伸長装置。 - 特許庁

At the same time, an SDRAM controller 202 which has received a refresh trigger from a refresh counter 201 outputs a refresh command to the SDRAM 310 through an SDRAM control line 501 and an SDRAM exclusive address signal line 502.例文帳に追加

同時にリフレッシュカウンタ２０１からリフレッシュトリガを受信したＳＤＲＡＭコントローラ２０２は、ＳＤＲＡＭ制御線５０１、ＳＤＲＡＭ専用アドレス信号線５０２にてＳＤＲＡＭ３１０にリフレッシュコマンドを出力する。 - 特許庁

An instruction analyzing means 1 reads the value of program counter from a pseudo register storing means 5, and reads an instruction code from a pseudo instruction cache storing means 3 by suing the read value as an instruction address.例文帳に追加

命令解析手段１が、プログラムカウンタの値を擬似レジスタ格納手段５から読み出し、読み出した値を命令アドレスとして、擬似命令キャッシュ格納手段３から命令コードを読み出す。 - 特許庁

A drive apparatus 1 includes a switching part 10, a memory part 20, an address generating part 30, a PWM signal generating part 40, a phase distributing circuit 50, a phase excitation counter 60, and a resolution setter 70.例文帳に追加

駆動装置１は、スイッチング部１０、メモリ部２０、アドレス生成部３０、ＰＷＭ信号生成部と４０、相分配回路部５０、相励磁カウンタ部６０及び分解能設定部７０等を備えている。 - 特許庁

Besides, as a sub network address between nodes linked on the ring, C is node ID+n {(n) is the number of all nodes} in clockwise direction but it is equal with C of the adjacent node in counter direction.例文帳に追加

また、リング上でつながるノード−ノード間のサブネットワークアドレスとしては、Ｃを時計回り方向ではノードＩＤ＋ｎ（ｎは全てのノードの数）とし、反対方向では隣接ノードのＣと同じとする。 - 特許庁

An information confirming device 105 prepares and transmits a text for confirming the presence/absence of the intention of a reply to an inquiry to a question reception counter address of the information provider stored in the information storing device 104.例文帳に追加

情報確認装置１０５は情報蓄積装置１０４に蓄積された情報提供者装置に対して、問合せに対する回答の意思の有無を確認する文面を作成し、送信する。 - 特許庁

The refresh counter RC changes a refreshment interval according to the temperature by an output signal of the temperature measurement module TMP, and generates an address to perform refreshment in accordance with the refreshment interval of the DRAM.例文帳に追加

リフレッシュカウンタＲＣは、温度計測モジュールＴＭＰの出力信号によって温度に応じたリフレッシュ間隔の変更を行い、ＤＲＡＭのリフレッシュ間隔にあわせてリフレッシュを行うアドレスを生成する。 - 特許庁

A signal added with a cable loss is outputted from a D/A converter 6 by using a primary random signal generater 1, a waveform judging part 2, an address counter 3, and a signal generating memory 5 or the like.例文帳に追加

１次ランダム信号発生部１、波形判断部２、アドレスカウンタ３、および信号生成用メモリ５などを用いてケーブルロスを加えた信号をＤ／Ａコンバータ６から出力するようにした。 - 特許庁

When requested access is for data write to a memory cell 100, the semiconductor storage device 10 sets the maximum count value in a carry-up part 111 of an address counter 110 to 128 bits.例文帳に追加

半導体記憶装置１０は、要求されるアクセスが、メモリアレイ１００に対するデータの書き込みである場合には、アドレスカウンタ１１０のキャリーアップ部１１１における最大カウント値を１２８ビットに設定する。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE, INTERNAL REFRESH STOP METHOD, COMPETITION PROCESSING METHOD OF EXTERNAL ACCESS AND INTERNAL REFRESH,COUNTER INITIALIZING METHOD, REFRESH ADDRESS DETECTING METHOD OF EXTERNAL REFRESH, AND EXECUTION SELECTING METHOD OF EXTERNAL REFRESH例文帳に追加

半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法 - 特許庁

An address on buffer of data packet is determined in a multiplex order for every program in which an AV streams multiplexing controller 101 is input and stored in order into a multiplex spacing counter at output sequential data 103.例文帳に追加

ＡＶストリーム多重化制御部１０１が入力される番組毎にそのデータパケットのバッファ上のアドレスを多重順に決定し、出力配列データ１０３に多重間隔カウンタに順次格納する。 - 特許庁

A program RAM 2 stores a plurality of instructions in the plurality of areas respectively and supplies the instruction in the area specified by the address data ADR output from the program counter 1 to an instruction decoder 3.例文帳に追加

プログラムＲＡＭ２は、複数の命令を複数のエリアに各々記憶し、プログラムカウンタ１から出力されるアドレスデータＡＤＲにより指定されたエリア内の命令を命令デコーダ３に供給する。 - 特許庁

Governments did not, or could not, take effective counter-measures to address this problem.Indeed, only now have we begun to discuss what can be done to minimize the damage already inflicted, and how to improve the future situation. 例文帳に追加

結果論になるかもしれませんが、こうした問題について、各国においては事前に実効的な政策対応は行うことはできず、現在、今後の改善策の議論が行われています。 - 財務省

A file memory control starting part 123 started from a hard order execution control part 122 outputs a leading address, the number of words (word counter) and instructions ('read' or 'write' instructions) to a file access control part 241.例文帳に追加

ハードオーダ実行制御部１２２から起動されたファイルメモリ制御起動部１２３は、ファイルアクセス制御部２４１に対し、先頭アドレス、ワード数（ワードカウンタ）、命令（読み出し或いは書き込み命令）を出力する。 - 特許庁

In the ferroelectric memory, a mechanism is prepared to continuously and integrally transfer data of a plurality of words, which is read in the first step <11>, using an internal address counter 43 in the second step <12>.例文帳に追加

強誘電体メモリにおいて、第１ステップ＜１１＞で読み出された複数ワードのデータを、第２ステップ＜１２＞において内部のアドレスカウンタ４３を用いて、連続して一括転送する機構が備えられている。 - 特許庁

A counter part 12 counts the phase difference signal by clock signal and supplies the data corresponding to the phase difference to the next step through a numerical arithmetic part 13 as the address signal of a sin-cos table 14.例文帳に追加

計数部１２は、この位相差信号をクロック信号でカウント、この位相差に対応するデータを数値演算部１３を介して、次にｓｉｎ−ｃｏｓテーブル１４のアドレス信号として供給する。 - 特許庁

The significance of this variable is that it gives the granularity of the profiling: each clock tick, if the system was executing kernel code, a counter is incremented: profile[address >> prof_shift]++; The raw profiling information can be read from /proc/profile . 例文帳に追加

この変数が重要なのは、カーネルプロファイリングの粒度を決定するところにある。 すなわち、各クロックの割込みごとに、システムがカーネルコードを実行していれば、以下のようにカウンタの値がインクリメントされる。 - JM

An address comparison section 21 compares X-axial coordinate values of four pixels corresponding to input pixel data managed by an X-axial counter 201 with X-axial coordinate values of four pixels of the first to the fourth memories.例文帳に追加

Ｘ軸カウンタ２０１で管理される入力画素データに対応する４画素のＸ軸座標値と、第１〜第４メモリの４画素のＸ軸座標値をアドレス比較部２１において比較する。 - 特許庁

A microcomputer 30 containing a flash memory includes: the CPU 1; the flash memory 2; the memory (RAM)3; an I/O 4; an address decoder 5; an instruction cycle detecting part 6; a counter 7; a register 8 and a comparator 9.例文帳に追加

フラッシュメモリ内蔵マイクロコンピュータ３０には、ＣＰＵ１、フラッシュメモリ２、メモリ（ＲＡＭ）３、Ｉ／Ｏ４、アドレスデコーダ５、命令サイクル検出部６、カウンタ７、レジスタ８、及び比較器９が設けられる。 - 特許庁

A counter of a multicast delivery packet number and a delivery bite number for each multicast group address is provided in a broadband access server (B1) in which user's lines are accommodated, and so on in PPP and a multicast packet is reproduced and transferred.例文帳に追加

ユーザの回線をＰＰＰにて収容等し、マルチキャストパケットを複製、転送するブロードバンドアクセスサーバ（Ｂ１）に、マルチキャストグループアドレスごとのマルチキャスト配信パケット数、配信バイト数のカウンタを設ける。 - 特許庁

Timing set-up values which set-up in the registers R0, R1... Rm are compared with time axis values from the counter for a comparison standard 12 in a comparater 13, when they coincide, a coincidence pulse AP is output from the comparater 13, the coincidence pulse AP is counted in a pulse counter 14 and is made to be an address data ADR.例文帳に追加

レジスタＲ0 ，Ｒ1 ……Ｒm に設定されているタイミング設定値ｔ0 ，ｔ1 ，ｔ2 ……ｔm と比較基準用カウンタ１２からの時間軸値ｔx とをコンパレータ１３において比較し、一致したときにコンパレータ１３から一致パルスＡＰを出力し、その一致パルスＡＰをパルスカウンタ１４でカウントし、アドレスデータＡＤＲとする。 - 特許庁

At the time of generation of a sub-routine branch processing instruction, a program return address (i) of a program counter 3a is saved and stored in not only a stack memory but also a stack buffer register 11, and a buffer status flag 10 is set.例文帳に追加

サブルーチン分岐処理命令の発生時にプログラムカウンタ３ａのプログラム戻り番地（ｉ）をスタックメモリ９だけでなくスタックバッファレジスタ１１にも待避格納するとともに、バッファステータスフラグ１０をセットする。 - 特許庁

When a program of a client 2 is started by the third person who wants to receive the rebate of counter-value by point accumulation, the client 2 accesses a server 5 using a communication address of a predetermined distribution source Web server 5.例文帳に追加

ポイント蓄積による対価の還元を受けたい第三者がクライアント２のプログラムを起動すると、クライアント２は、予め定められている配信元Ｗｅｂサーバ５の通信アドレスを使用して、サーバ５にアクセスする。 - 特許庁

The VLC exchanger 24 replaces the VLC pattern data with MB bit stream input from a VLD device 22 only when the switching execution information is entered from the MB address counter 28, with that timing.例文帳に追加

ＶＬＣ交換器２４は、ＭＢアドレスカウンタ２３から交換実行情報が入力されたときのみ、そのタイミングで上記のＶＬＣパターンのデータを、ＶＬＤ器２２から入力されたＭＢのビットストリームと交換する。 - 特許庁

When requested access is for data read to the memory array 100, the semiconductor storage device 10 sets the maximum count value in the carry-up part 111 of the address counter 110 to 256 bits.例文帳に追加

一方、半導体記憶装置１０は、要求されるアクセスが、メモリアレイ１００に対するデータの読み出しである場合には、アドレスカウンタ１１０のキャリーアップ部１１１における最大カウント値を２５６ビットに設定する。 - 特許庁

The semiconductor memory device executes refresh to word lines sequentially corresponding to the row address designated by the value of a refresh counter under normal operation.例文帳に追加

本発明の半導体記憶装置は、通常動作時に所定の間隔でリフレッシュ要求を受けたとき、リフレッシュカウンタ１５のカウント値により示される行アドレスに対応するワード線を対象として順次リフレッシュを実行する。 - 特許庁

Every time a bit length is input into a Huffman table decoding circuit, a counter 32 outputs a character code corresponding to the bit length as a Data In signal, a pointer table 33 outputs a number of symbols and a pointer corresponding to the bit length, and an addition circuit 34 adds them to output the result as an Insert Address signal.例文帳に追加

ハフマンテーブル復号回路において、ビット長が入力されるごとに、カウンタ３２が、そのビット長に対応する文字コードをData In信号として出力し、ポインタテーブル３３が、そのビット長に対応する記号の数及びポインタを出力し、加算回路３４が、それらを加算した結果をInsert Address信号として出力する。 - 特許庁

An address control circuit 10 rewrites the data held in the EEPROM 6 under control of the memory control circuit 8 and a counter 30 constituting the address control circuit 10 counts up the number of times when the memory control circuit 8 flash writes a data into the EEPROM 6 and holds the count nonvolatilisably.例文帳に追加

アドレス制御回路１０はメモリ制御回路８の制御のもとでＥＥＰＲＯＭ６が保持するデータを書き換え、アドレス制御回路１０を構成するカウンタ３０は、メモリ制御回路８がＥＥＰＲＯＭ６へのデータの一括書き込みを行う回数を計数し、計数値を不揮発的に保持する。 - 特許庁

The device has two control counters as first and the second control counters 2, 4 controlling each counter value of the first and the second address counters 6, 8, and the output of the first and the second control counters are inputted respectively to the first and the second address counters 6, 8, and the number of addresses to be outputted is controlled.例文帳に追加

そして、第１及び第２アドレスカウンタ６、８の各々のカウンタ値を管理する第１及び第２制御カウンタ２、４として２つの制御カウンタを有しており、第１及び第２制御カウンタ２、４の出力が各々、第１及び第２アドレスカウンタ６、８に入力されて出力すべきアドレス数を管理している。 - 特許庁

The control part 3 writes a block obtained by LRU selection out of blocks in the WAYs selected by the address back to a main storage when the attribute of the block is DARTY, sets the attribute to be consistent to the main storage and VALID (existence of effective data) from DARTY, and instructs the address counter 11 to count up.例文帳に追加

制御部３は、該アドレスにより選択される各ＷＡＹ内のブロック間でＬＲＵ選択されたブロックの属性がＤＡＲＴＹ時に該ブロックを主記憶に書き戻し、該ブロックの属性をＤＡＲＴＹから主記憶と一貫性あり、かつＶＡＬＩＤとし、アドレスカウンター11をカウントアップ指示する。 - 特許庁

The route information generation unit requests the supervisory controller for the information of a repeating device where the MAC address thus acquired is registered as the communication destination MAC address, and generates the route information by grasping the repeating device located between the counter transmitter based on the information from the supervisory controller.例文帳に追加

経路情報作成部は、取得したＭＡＣアドレスを通信先ＭＡＣアドレスとして登録されている中継装置の情報を、監視制御装置に対して要求し、監視制御装置からの情報に基づいて対向伝送装置との間に位置する中継装置を把握して経路情報を作成する。 - 特許庁

This semiconductor storage device comprises a refresh counter 140 for outputting an address of a word line to be refreshed, a ROM circuit 160 for storing related addresses related to a refresh defective address, and a multiple refresh control circuit 170 which, responding to detection of the related addresses by the ROM circuit 160, activates the refresh defective address and the related addresses simultaneously or continuously within one refresh cycle.例文帳に追加

リフレッシュすべきワード線のアドレスを出力するリフレッシュカウンタ１４０と、リフレッシュ欠陥アドレスに関連づけられた関連アドレスを記憶するＲＯＭ回路１６０と、ＲＯＭ回路１６０が関連アドレスを検出したことに応答して、リフレッシュ欠陥アドレス及び関連アドレスを１リフレッシュサイクル内で同時若しくは連続的に活性化させる多重リフレッシュ制御回路１７０とを備える。 - 特許庁

As for the relevance of address information to be processed inside an IC chip and its power consumption, a humming distance between a program and data is made small so that the change of a program counter in the case of conditional branching can be reduced.例文帳に追加

ＩＣチップの内部で処理されるアドレス情報と、その消費電力の関連を、条件分岐の際のプログラムカウンタの変化が小さくなるように、プログラムとデータの間のハミング距離を小さくすることによって、減少させる。 - 特許庁

Peripheral setting information is previously stored in a nonvolatile memory 16; at the same time that the setting request is selected, an address counter is started and the setting information is read from the nonvolatile memory and set in the peripherals 17, 18.例文帳に追加

周辺機器設定情報が不揮発性メモリ１６に予め格納され、前記設定要求の選択と同時にアドレスカウンタが起動され不揮発性メモリから設定情報が読み出され周辺機器１７，１８に設定される。 - 特許庁

The rules excepted from sub-rule (1) are sub-rule (6) of rule 9 (failure to file address for service), rule 21 (deficiencies in application), sub-rule (1) of rule 29 (time for filing opposition), sub-rule (2) of rule 29 (time for filing counter-statement), rule 49 (delayed renewal) and rule 50 (restoration of registration). 例文帳に追加

前(1)から除外される規則は，規則9(6)(送達宛先の不提出)，規則21(出願の不備)，規則29(1)(異議申立期限)，規則29(2)(反対陳述書の提出期限)，規則49(更新の遅滞)及び規則50(登録の回復)である。 - 特許庁

When the call terminating side user comes back to the seat and selects back communication processing of the incoming call connection request massage, the call connection request message is sent back by a counter call originating side address contained in the call connection request message.例文帳に追加

そして、着呼側ユーザが席に戻り、着信した呼接続要求メッセージの折り返し通信処理を選択した場合に、呼接続要求メッセージに含まれる相手発呼側アドレスによって呼接続要求メッセージを折り返し送信する。 - 特許庁

A signal processing circuit which processes a signal read out of a magnetic disk to which a servo area including a servo address mark and a user data area including data sectors are formed includes counter means and gate control means.例文帳に追加

実施形態によれば、サーボアドレスマークを含むサーボ領域と、データセクタを含むユーザデータ領域とが形成された磁気ディスクから読み出した信号を処理する信号処理回路はカウンタ手段とゲート制御手段とを具備する。 - 特許庁

A slow lamp circuit 42 input by a timing signal Stm counts it up with a counter 42a, reads out the content of an address memory 42c corresponding to the count value and D/A-converts with a D/A converter circuit 42b to output.例文帳に追加

スローランプ回路４２はタイミング信号Ｓｔｍを入力してカウンタ４２ａによってアップカウントし、そのカウント値に相当するアドレスメモリ４２ｃの内容を読み出し、Ｄ／Ａ変換回路４２ｂによってＤ／Ａ変換を行い出力する。 - 特許庁

Then, the read counted value is given to a drawing table in a ROM 32 as an address to read the number of times (once to four times, e.g.) of varying operation according to the counted value of the random number drawing counter from this drawing table.例文帳に追加

そして、その読み出されたカウント値が、ＲＯＭ３２内の抽選テーブルにアドレスとして与えられ、この抽選テーブルから乱数抽選カウンタのカウント値に応じた変動動作の回数（たとえば１〜４回）が読み出される。 - 特許庁

The semiconductor memory device is provided with the memory array 10 divided into a plurality of independently controllable banks and its peripheral circuit, wherein each bank is provided with a refresh counter 24 for generating a row address to be refreshed.例文帳に追加

本発明の半導体メモリ装置は、独立に制御可能な複数のバンクに分割されたメモリアレイ１０とその周辺回路を備え、各バンクにはリフレッシュ対象の行アドレスを発生するリフレッシュカウンタ２４が設けられている。 - 特許庁

An input port 43 is controlled by input/output device writing signals and receives the horizontal scanning signals sent by the output terminal of the first counter and the vertical scanning signals sent by the second counter to count output values when the input port 43 is address-selected and receives permission of input/output device writing signals.例文帳に追加

入力ポートはコンピュータシステムのバス信号中の入出力装置書き込み信号により制御され、入力ポートがアドレス選択され、且つ入出力装置書き込み信号の許可を受ける時、第１計数器の出力端の送る水平走査信号と第２計数器の出力端の送る垂直走査信号を受け取り出力値を計数する。 - 特許庁

The program is stored in a program card 1, and contents of a program counter 202 sent from a computer main body 3 are sent into the program card 1 via a program card reader 2, and a program instruction in the program card 1 is read from a corresponding address in accordance with the sent contents of the program counter 202 and is sent to the computer main body 3.例文帳に追加

プログラムをプログラムカード１に記憶させ、計算機本体３から送出されたプログラムカウンタ２０２の内容をプログラムカードリーダ２を介してプログラムカード１内に送出し、プログラムカード１では、この送出されたプログラムカウンタ２０２の内容に従って対応するアドレスからプログラム命令を読み出し、これを計算機本体３に送出する。 - 特許庁

Then, a READ counter to be increased or decreased in an H pixel cycle or a V pixel cycle by a 1 pixel unit and the READ counter to be increased or decreased by an H pixel unit or a V pixel unit are provided and the read address of the SRAM is selected by the combination of the counters, a multiplier 108 and an adder 109.例文帳に追加

次に、１画素単位でＨ画素周期またはＶ画素周期でインクリメントまたはデクリメントするＲＥＡＤカウンタ、Ｈ画素単位またはＶ画素単位でインクリメントまたはデクリメントするＲＥＡＤカウンタを設けておいて、それらのカウンタと乗算器１０８と加算器１０９の組み合わせにより、ＳＲＡＭのリードアドレスを選択する。 - 特許庁

The semiconductor memory chip constituting the multi-chip package comprises a cell array, a register having sector information to be erased, an address clock driver generating simultaneously an address clock signal in multi-chip respectively, a counter generating successively addresses, a core driver performing erasing operation for the sector, and a control circuit controlling these components.例文帳に追加

マルチチップパッケージを構成する半導体メモリチップは、セルアレイと、消去するセクタ情報を有するレジスタと、マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、アドレスを順次に発生するカウンタと、該当セクタに対する消去動作を実行するコアドライバと、これら構成要素を制御する制御回路とを含む。 - 特許庁

The conversion Hofmann table 1 is read by an address generating means 2 composed of a counter 3 as a +1 adder and a selector 4, input data are extracted, bit by bit, by a bit extraction and decision part 5 according to read flags, and the readout address of the conversion Hofmann table 1 is controlled according to the values of the bits to make a binary tree search.例文帳に追加

＋１加算器であるカウンタ３とセレクタ４からなるアドレス生成手段２により、前記変換ハフマンテーブル１を読み出し、読み出されたフラグに応じてビット抜出し及び判定部５により入力データを１ビットずつ抜出し、そのビットの値に応じて、変換ハフマンテーブル１の読み出しアドレスを制御して二分木探索を行う。 - 特許庁