「Bit data」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

The encoder (1) generates the compressed data (6) so that the data (6) have the determined frame size, frame rate and bit rate.例文帳に追加

エンコーダ（１）は，圧縮動画データ（６）が決定されたフレームサイズとフレームレートとビットレートとを有するように，圧縮動画データ（６）を生成する。 - 特許庁

A multifunction machine 1 generates bit map data, based on page configuration information received from an information providing server 2, and displays or prints the data.例文帳に追加

複合機１は情報提供サーバ２から受信したページ構成情報に基づいて、ビットマップデータを生成し、表示、又は印刷する。 - 特許庁

Then, a bit rate calculating part 9 adjusts a transmission frequency in accordance with the data quantities of the compressed and coded data.例文帳に追加

そして、ビットレート演算部９が、各水平ラインごとに、圧縮符号化されたデータのデータ量に応じて伝送周波数を調整する。 - 特許庁

To provide a data transfer circuit capable of transferring continuous pieces of bit data of the same value in a short period of time with a simple circuit configuration.例文帳に追加

連続する同一値のビットデータを簡単な回路構成で短時間に転送可能な簡易なデータ転送回路を提供する。 - 特許庁

The received data is developed and transmitted as bit map data in units of page to a print mechanism section and the number of transmitted pages is counted.例文帳に追加

受信データを展開・処理し頁単位のビットマップデータとしてプリンタ印刷機構部へ送信すると共に、送信頁数をカウントする。 - 特許庁

When a draft mode is designated, bit map data are prepared on a PC, and data are transferred by using the isochronous transfer of a USB interface.例文帳に追加

ドラフトモードが指定されたら、ＰＣにおいてビットマップデータを作成し、ＵＳＢインタフェースのアイソクロナス転送を用いてデータ転送を行う。 - 特許庁

Output command data generating circuits 230A to 230H decide the logical levels of command data DC composed of 8 bits, for every bit.例文帳に追加

出力コマンドデータ生成回路２３０Ａ〜２３０Ｈは、８ビットで構成されるコマンドデータDCの各ビット毎にその論理レベルを判別する。 - 特許庁

As a data 52 for forming the element check pattern, 16 bit FFFF data is prepared in a ROM 50 within a printer 30.例文帳に追加

プリンタ３０内のＲＯＭ５０には、素子チェックパターンを作成するためのパターン形成用データ５２として16bitのＦＦＦＦデータが用意される。 - 特許庁

With this, pattern data to which parities are added by every bit is transmitted from the transmitter 100 and parity check is performed to the pattern data on the side of the receiver 200.例文帳に追加

これと共に、送信装置100からビット毎にパリティを付加したパターンデータを送信し、これを受信装置200側でパリティチェックする。 - 特許庁

The digital data used for recognizing start of an area for a modulated data bit stream is embedded in a code.例文帳に追加

本発明においては、コードに、変調されたデータビットストリームの領域の開始を識別するために使用されるデジタルデータが埋め込まれる。 - 特許庁

Print data supplied from a host computer, such as a personal computer, are converted into bit map data and expanded in an image memory 6.例文帳に追加

本発明はパーソナルコンピュータ等のホストコンピュータから供給される印刷データをビットマップデータに変換し、画像メモリ６に展開する。 - 特許庁

The first half 7 bits in input data, inputted as 16 bit parallel data, are inputted into a 7/8 encoding circuit 10 and encoded into an 8-bit code, and the second half 9 bits are inputted into a 9/10 encoding circuit 11 and is coded into a 10-bit code.例文帳に追加

１６ビットの並列データとして入力される入力データの前半の７ビットが７／８符号化回路１０に入力されて８ビット符号に符号化され、後半の９ビットが９／１０符号化回路１１に入力されて１０ビット符号に符号化される。 - 特許庁

digest use distributor 80 generates meta data which denote the attribute of contents of a program bit stream, sues the meta data, to generate a digest use bit stream digesting the contents of the program and distributes the bit stream to the receiver 53 in response to a request.例文帳に追加

ダイジェスト用配信装置８０は、番組用のビットストリームから当該コンテンツの属性を示すメタデータを作成し、当該メタデータを用いて番組の内容を要約したダイジェスト用のビットストリームを作成し、これを要求に応じて受信装置５３に配信する。 - 特許庁

After a logic part 2 of the micro-controller 1 writes a first check data 55H on an address for carrying out a diagnosis of an internal RAM 4, it writes a second check data AAH on a reversal address in which the highest level bit from the lowest level bit of the diagnosis address are reversed every by one bit.例文帳に追加

マイクロコントローラ１の論理部２は、内部ＲＡＭ４の診断を行うアドレスに第１チェックデータ５５Ｈを書き込んだ後、診断アドレスの最下位ビットから最上位ビットまでを１ビットずつ反転させた反転アドレスに第２チェックデータＡＡＨを書き込む。 - 特許庁

Interent numbers are assigned to respective data to be retrieving items of a web page to be retrieved, bit masks whose numbers correspond to respective bits are generated and a retrieved result is prepared from an AND result between each bit mask and a bit mask similarly generated from data selected at the time of retrieval.例文帳に追加

検索対象となるＷｅｂページで検索項目となるデータにそれぞれ固有の番号を与え、番号をビットに対応したビットマスクを生成し、検索時に選択されたデータから同様に生成したビットマスクとの論理積の結果により検索結果を作成する。 - 特許庁

Moreover, the measuring device 102 inputs the prescribed data to the prescribed Bit of the input register 121 by shifting the input timing bit by bit, reads it through a selector 113, and confirms whether the inputted data are written correctly.例文帳に追加

そして測定装置１０２は、入力レジスタ１２１の所定のＢｉｔに対し、所定のデータを、入力タイミングを少しずつずらしながら入力するとともに、それを、セレクタ１１３を介して読み取り、入力したデータが正しく書き込まれているかを確認する。 - 特許庁

A format conversion part 10 divides each pixel component of image data 2 of a first format expressing gradation of each pixel component with a plurality of bits into a prescribed bit group, and couples the bit group on the basis of bit depth to be converted into the image data of a second format.例文帳に追加

フォーマット変換部１０は、各画素成分の階調が複数ビットで表現される第１のフォーマットの画像データ２の各画素成分を所定のビットグループに分割し、ビットグループをビット深度に基づいて結合して第２のフォーマットの画像データに変換する。 - 特許庁

The input and output units IN and OUT of the sequencers A and B having no data mutual communicating function are connected through six communication lines in total, or three lines each consisting of a data bit line C1, a start bit line C2, and a strobe bit line C3, respectively.例文帳に追加

データの相互通信機能を有していないシーケンサＡ、Ｂの相互の入出力ユニットＩＮ、ＯＵＴ間をそれぞれデータビット回線Ｃ１、スタートビット回線Ｃ２、ストローブビット回線Ｃ３からなる各々３本、合計６本の通信回線で接続したもの。 - 特許庁

To efficiently use a 64 bit architecture especially for 32 bit and 64 bit data values in loading and storing data, and to provide a floating point instruction set for further efficiently interfacing with a CPU in comparing floating points.例文帳に追加

例えば、ロード及びストアする操作において、特に３２ビット及び６４ビットデータ値のために６４ビットアーキテクチャを更に能率的に利用し、同様に浮動小数点比較操作においてＣＰＵと一層能率的にインタフェースする浮動小数点命令セットが必要である。 - 特許庁

A read cache status is compared with update data, and it is determined that registered contents are cleared when an effective bit is changed from an effective bit to an ineffective bit to output a snoop bus request for "clearing a duplicated address array contents".例文帳に追加

読み出されたキャッシュステータスと更新データとを比較し、有効ビットが有効から無効に変化した場合は登録内容をクリアしたと判断し、「複製アドレスアレイ内容をクリア」するスヌープバス要求を発行する。 - 特許庁

This device includes a plurality of memory cells connected to bit lines and a sense amplifier which includes an initial charge circuit performing the initial charging of bit lines, detects a current value flowing in the bit line and determines read data from each memory cell.例文帳に追加

ビット線につながる複数のメモリセルと、ビット線を初期充電する初期充電回路を含み、ビット線に流れる電流値を検出して各メモリセルからの読み出しデータを判定するセンスアンプとを備える。 - 特許庁

A ratio α calculation circuit 84 of a rate control circuit 54 calculates a ratio α by dividing a total sum of generated bit amounts of coded data bit (n) by a total sum of generated bit amounts of binarized symbols bin (n).例文帳に追加

レート制御回路５４の比率α算出回路８４において、符号化データｂｉｔ（ｎ）の発生ビット量の総和を、２値化シンボルｂｉｎ（ｎ）の発生ビット量の総和で除算して比率αを算出する。 - 特許庁

The data processed by the (n+m)-bit adder 122 is stored in the (n+m)-bit frame memory 126 and provided to a bit length conversion unit 129 to be subjected to rounding and the like when truncating m-bits.例文帳に追加

ｎ＋ｍビット加算器１２２の処理を経たデータは、ｎ＋ｍビットフレームメモリ１２６に記憶されるとともに、ビット長変換部１２９に供給され、ｍビットの切り捨てを行う際に四捨五入などがなされる。 - 特許庁

The correction coefficient prediction circuit 6 predicts correction coefficient predicted value in a bit among the bits of white data in the main scanning direction, on the basis of at least a preceding adjacent bit to the bit in the main scanning direction.例文帳に追加

補正係数予測回路６は、白データの主走査方向ビット中のあるビットの補正係数予測値を、前記あるビットよりも主走査方向において前の隣接ビットを少なくとも基にして予測する。 - 特許庁

Signals, representing bit 0 to bit 3 of four-bit data hold by a resister 114, are supplied to a D/A converting circuit 112 by a 0-th to a 3rd wirings 4, 6, 8, and 10.例文帳に追加

レジスター１１４が保持する４ビットのデーターの各ビット、すなわちビット０からビット３の値を表す信号はそれぞれ０番ないし３番の配線４、６、８、１０によりＤ／Ａ変換回路１１２に供給される。 - 特許庁

An error detection unit 102 specifies the information bit value and the CRC bit value from the received data, and reads out a CRC value corresponding to the specified information bit value from the pattern restricted CRC table storage unit 104.例文帳に追加

エラー検出部１０２は、受信データから情報ビットの値とＣＲＣビットの値を特定し、特定した情報ビットの値に対応するＣＲＣの値をパターン限定ＣＲＣテーブル記憶部１０４から読み出す。 - 特許庁

In further detail, the additional bit control circuit includes: a data inversion control circuit for generating an additional bit for a low power consumption mode; and an error detection control circuit for generating an additional bit for a high reliability mode.例文帳に追加

より詳細には、付加ビット制御回路は、低消費電力モード用の付加ビットを生成するデータ反転制御回路と、高信頼性モード用の付加ビットを生成するエラー検出制御回路と、を含む。 - 特許庁

When data is read out from and written to an input/output part, a pair of bit lines (BL0, the inverse of BL0) and a pair of bit lines (BL2, the inverse of BL2) which are adjacent to both sides of a pair of selected bit lines are set to an equipotential state.例文帳に追加

入出力部へのデータの読み出しおよび書き込みの際に、選択されたビット線対の両側に隣接するビット線対（ＢＬ０、／ＢＬ０）および（ＢＬ２、／ＢＬ２）を等電位の状態にする。 - 特許庁

To enable to adjust a bit line reference potential when a bit line potential is read out by a bit line sense amplifier adopting an over-drive system in a DRAM and to read cell data correctly even if a cycle of read operation is shortened.例文帳に追加

DRAMにおいて、オーバードライブ方式を採用したビット線センスアンプによりビット線電位を読み出す時のビット線参照電位を調整可能とし、読み出し動作のサイクルを短くしてもセルデータを正しく読み出す。 - 特許庁

An excess area where the code words are not stored in the storage area of the bit length L1 is filled with bit data having a logically inverted value for the value of the bit of the code word adjacent to the boundary of the area.例文帳に追加

ビット長Ｌ１の記憶領域中において符号語が格納されない余分の領域は、当該領域の境界に隣接する符号語のビットの値に対し論理反転した値を持つビットデータで埋められる。 - 特許庁

A time series of the optical pulses including a bit stream providing clocking information is displayed and the bit stream is displayed in the optical zone simultaneously with a data bit stream coded by using a standard coding system.例文帳に追加

クロッキング情報を提供するビット・ストリームを含む光学パルスの時系列が表示され、前記ビット・ストリームは、標準的なコード化体系を使用してコード化されたデータ・ビット・ストリームと同時に、光学ゾーン内に表示される。 - 特許庁

To reduce the number of 1-bit comparators by sharing 1-bit comparators of a signature analysis circuit in a plurality of data output bits and to decrease the size (the number of gates) in a BIST (Bit-In Self-Test) circuit.例文帳に追加

ＢＩＳＴ回路において、複数のデータ出力ビット間でシグネチャ解析回路の１ビット・コンパレータを共有することにより、１ビット・コンパレータの数を減らし、それによってサイズ（ゲート数）を削減すること。 - 特許庁

Each memory block is provided with a plurality of 1 word circuits storing data of one word respectively and outputting a detected result of accordance/discordance by accordance-retrieving stored data and retrieved data driven on a retrieving bit line, and a retrieving bit line driver driving a retrieving bit line of a corresponding memory block respectively in accordance with retrieved data.例文帳に追加

各々のメモリブロックは、それぞれ１ワード分のデータを記憶し、この記憶されたデータと検索ビット線上にドライブされた検索データとの一致検索を行って、その一致不一致の検出結果を出力する複数の１ワード回路と、検索データに応じて、各々対応するメモリブロックの検索ビット線をドライブする検索ビット線ドライバとを備える。 - 特許庁

By introducing a delay adjustment value calculated from wire length information of each bit data signal and each data strobe signal between a system LSI 2 and a memory 3, a value obtained by adding a result of the access timing adjustment to the delay adjustment value is set as an access timing adjustment value for a bit data subjected to the access timing adjustment processing other than one-bit data.例文帳に追加

システムＬＳＩ２とメモリ３間の各ビットデータ信号およびデータストローブ信号の配線長情報から算出された遅延調整値の導入によって、アクセスタイミング調整処理をした１ビットデータ以外のビットデータに対しては、上記アクセスタイミング調整結果に、上記遅延調整値を加算した値をアクセスタイミング調整値として設定する。 - 特許庁

A first CPU 11 checks a first reception bit and performs a data write processing to a first data buffer in the case that it is writable in a step S1, inverts a first transmission bit in a step S2, and performs the data write processing similarly to a second data buffer and inverts a second transmission bit in steps S3 and S4.例文帳に追加

第１CPU１１は、ステップＳ１において第１受信ビットをチェックし、書き込み可能な場合第１データバッファに対してデータ書き込み処理を行い、ステップＳ２において第１送信ビットを反転させ、ステップＳ３およびＳ４において第２データバッファに対して同様にデータ書き込み処理を行い、第２送信ビットを反転させる。 - 特許庁

The copier system has a data bus width of a nonvolatile memory smaller than a data bus width of the copier system, and prevents the erroneous writing of the data without executing writing as long as a bit does not coincide with a preset authenticating code by setting the bit of a data bus unconnected with the nonvolatile memory as a bit for the writing authenticating code.例文帳に追加

不揮発性メモリのデータバス幅が、複写機システムのデータバス幅より小さい複写機システムにおいて、不揮発性メモリの接続されていないデータバスのビットを書き込み認証用コード用のビットとし、あらかじめ設定してある認証コードと一致しない限りは書き込みを行わないとすることで、データの誤書き込みを防止する。 - 特許庁

By a method including (a) a step for reading compressed audio data compressed with a variable bit rate (VBR), (b) a step for acquiring a bit rate value of an optional frame among a plurality of frames of the compressed audio data, and (c) a step for calculating a reproduction time of the compressed audio data on the basis of the acquired bit rate value, the compressed audio data is reproduced.例文帳に追加

［ａ］可変ビットレート（ＶＢＲ）で圧縮された圧縮オーディオデータを読み出すステップと、［ｂ］圧縮オーディオデータの複数のフレームのうち、任意のフレームのビットレート値を取得するステップと、［ｃ］取得したビットレート値に基づいて、圧縮オーディオデータの再生時間を算出するステップとを具備する方法によって、圧縮オーディオデータの再生を行う。 - 特許庁

A comparator compares the bit between the output signal from the register, i.e. the parallel received data, and the output signal from a unique word register storing the bit pattern of a unique word to be received, i.e. selected unique word data, and outputs a unique word detection signal only when the bit pattern matches entirely between the parallel received data and the unique word data.例文帳に追加

比較器は、シフトレジスタからの出力信号であるパラレル受信データと、受信すべきユニークワードのビットパターンが格納されているユニークワードレジスタからの出力信号である選択ユニークワードデータとのビット比較を行い、パラレル受信データと選択ユニークワードデータとのビットパターンが全て一致する場合にのみユニークワード検出信号を出力する。 - 特許庁

The information processing unit has: a frame unit bit rate calculation circuit 202 for subtracting a rate distribution value obtained by performing variable-rate compression to audio data from the maximum transfer rate of primary video data and audio data to calculate a bit rate in frame units; and a primary video compression processing circuit 206 for compressing the primary video data based on the bit rate in frame units.例文帳に追加

プライマリビデオデータとオーディオデータの最大転送レートからオーディオデータを可変レート圧縮して得られるレート配分値を減算してフレーム単位のビットレートを算出するフレーム単位ビットレート算出回路２０２と、フレーム単位のビットレートに基づいてプライマリビデオデータを圧縮するプライマリビデオ圧縮処理回路２０６とを備える。 - 特許庁

These data are compared with an A block part of decoded data whose error is corrected by bit reverse and inner code correction is made with the B block to the decoding data which coincide.例文帳に追加

このデータとビット反転により誤り訂正し復号したデータのＡブロック部分とを比較し、一致した復号データに対してＢブロックを内符号訂正する。 - 特許庁

A control circuit 7 controls potentials of the word lines and the bit lines in response to input data and hence controls data write, read, and erase operations of data with respect to memory cells.例文帳に追加

制御回路７は、入力データに応じてワード線、ビット線の電位を制御し、メモリセルに対するデータの書き込み、読み出し及び消去動作を制御する。 - 特許庁

Then, bit shift is applied by utilizing the data shift function of an ALU 18 while circulating these data and data to be written in a RAM 16 are successively generated.例文帳に追加

そして、そのデータを巡回させながら、ＡＬＵ１８のデータシフト機能を利用してビットシフトを施し、ＲＡＭ１６に書き込むためのデータを、次々に生成していく。 - 特許庁

The printing data received from an external machinery is once converted to intermediate data to be accumulated and stored in a spool and subsequently converted to bit map data to be used in printing.例文帳に追加

外部機器から受信した印刷データは一旦中間データに変換されてスプールに蓄積記憶された後に、ビットマップデータに変換されて印刷に用いられる。 - 特許庁

The data of the third selected color are similarly separated, the obtained position data D2, D5, D7, D9 are subjected to run length conversion, coded and the remaining image data D4 are subjected to bit plane decomposition and run length conversion and coded.例文帳に追加

3色目も同様に分離し、得られた位置データD2，D5，D7，D9はランレングス変換後、符号化し、残存画像データD4はビットプレーン分解してから、ランレングス変換、符号化される。 - 特許庁

The second bit map of cascade difference data of the new differential data is generated simultaneously with the generation of the data for the snapshot as showed in B in the case of splitting the snapshot function.例文帳に追加

また、スナップショット機能のスプリット時には、Ｂに示すように、スナップショット用のデータの作成と同時に、新規差分データのカスケード差分データの第２のビットマップを作成する。 - 特許庁